適用于通過 BAW 進(jìn)行無線通信且采用 JESD204B 的超低抖動時鐘同步器
| Function | Clock network synchronizer |
| Number of outputs | 16 |
| RMS jitter (fs) | 50 |
| Output frequency (Min) (MHz) | 1.00E-06 |
| Output frequency (Max) (MHz) | 3000 |
| Input type | LVCMOS, LVDS, LVPECL, HCSL, XTAL |
| Output type | LVDS, CML, LVPECL, LVCMOS |
| Supply voltage (Min) (V) | 3.135 |
| Supply voltage (Max) (V) | 3.465 |
| Features | JESD204B |
| Operating temperature range (C) | -40 to 85 |
- BAW APLL 在 491.52MHz 時具有 40fs RMS 抖動
- 三個具備配對的模擬鎖相環(huán) (APLL) 的高性能數(shù)字鎖相環(huán) (DPLL)
- 可編程 DPLL 環(huán)路帶寬范圍為 0.01Hz 至 4kHz
- 當(dāng) TDC 速率 ≥ 20MHz 時，在122.88MHz DPLL TDC 噪聲下，在 100Hz 偏移頻率處為 –116 dBc/Hz
- 兩路差分或單端 DPLL 輸入
- 1Hz 至 800MHz 差分
- 采用相位抑制和/或相位壓擺控制的無中斷切換
- 基于優(yōu)先級的基準(zhǔn)選擇
- 16 路可編程格式的輸出
- 1000MHz LVPECL/LVDS/HSDS
- OUT4 和 OUT6 上的 3000MHz CML
- OUT0 和 OUT1 上的 200MHz LVCMOS
- 3.3V 單電源，具有內(nèi)部 LDO
- I2C 或 3 線/4 線 SPI 接口
- 需要單個 XO/TCXO/OCXO
- 40 位 DPLL or APLL DCO，< 1ppt
- 退出時進(jìn)行相位構(gòu)建的保持
- 具有可編程延遲的零延遲模式
- 用戶可編程的 EEPROM
- 支持 105°C PCB 溫度
LMK5C33216 是一款高性能網(wǎng)絡(luò)時鐘發(fā)生器、同步器和抖動衰減器，具有高級參考時鐘選擇和無中斷切換功能，可滿足通信基礎(chǔ)設(shè)施應(yīng)用的嚴(yán)格要求。
LMK5C33216 集成了 3 個 DPLL，具有可編程環(huán)路帶寬且無外部環(huán)路濾波器，盡可能提升了靈活性和易用性。每個 DPLL 相位將配對的 APLL 鎖定到 DPLL 基準(zhǔn)輸入。APLL 基準(zhǔn)決定了長期頻率精度。
3 個 APLL 可以獨立于其配對的 DPLL 運行，并從另一個 APLL 級聯(lián)從而提供可編程頻率轉(zhuǎn)換。APLL3 采用使用 TI 專有的體聲波 (BAW) VCBO 技術(shù)的超高性能 PLL，可生成具有 40fs RMS 抖動的輸出時鐘，而不受 XO 和基準(zhǔn)輸入的抖動和頻率的影響。APLL1 和 APLL2 提供用于其他頻域的選項。
該器件可通過 I2C 或 SPI 接口進(jìn)行全面編程。板載 EEPROM 可用于自定義系統(tǒng)啟動時鐘。
