耐輻射且符合 JESD204C 標(biāo)準(zhǔn)的 30krad 超低噪聲 3.2GHz、15 路輸出時(shí)鐘抖動(dòng)清除器
| Function | Dual-loop PLL, Ultra-low jitter clock generator |
| Number of outputs | 15 |
| RMS jitter (fs) | 54 |
| Output frequency (Max) (MHz) | 3255 |
| Input type | HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) |
| Output type | CML, HSDS, LVCMOS, LVDS, LVPECL |
| Supply voltage (Min) (V) | 3.135 |
| Supply voltage (Max) (V) | 3.465 |
| Features | 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI |
| Operating temperature range (C) | -55 to 125 |
- VID#：V62/22612
- 電離輻射總劑量 30krad（無(wú) ELDRS）
- SEL 抗擾度 > 43MeV × cm2/mg
- SEFI 抗擾度 > 43MeV × cm2/mg
- 環(huán)境溫度范圍：-55°C 至 125°C
- 最高時(shí)鐘輸出頻率：3255MHz
- 多模式：雙 PLL、單 PLL 和時(shí)鐘分配
- 6GHz 外部 VCO 或分配輸入
- 超低噪聲（2500MHz 時(shí)）：
- 54fs RMS 抖動(dòng)（12kHz 至 20MHz）
- 64fs RMS 抖動(dòng)（100Hz 至 20MHz）
- –157.6dBc/Hz 本底噪聲
- 超低噪聲（3200MHz 時(shí)）：
- 61fs RMS 抖動(dòng)（12kHz 至 20MHz）
- 67fs RMS 抖動(dòng)（100Hz 至 100MHz）
- –156.5dBc/Hz 本底噪聲
- PLL2
- –230dBc/Hz PLL FOM
- –128dBc/Hz PLL 1/f
- 相位檢測(cè)器頻率高達(dá) 320MHz
- 兩個(gè)集成 VCO：2440MHz 至 2600MHz 和 2945MHz 至 3255MHz
- 多達(dá) 14 個(gè)差分器件時(shí)鐘
- CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可編程輸出
- 最多 1 個(gè)緩沖 VCXO/XO 輸出
- LVPECL、LVDS、2xLVCMOS 可編程輸出
- 1-1023 CLKOUT 分頻器
- 1-8191 SYSREF 分頻器
- SYSREF 時(shí)鐘 25ps 階躍模擬延遲
- 器件時(shí)鐘和 SYSREF 數(shù)字延遲和動(dòng)態(tài)數(shù)字延遲
- PLL1 保持模式
- PLL1 或 PLL2 0 延遲
LMK04832-SEP 是一款適用于航天應(yīng)用、支持 JEDEC JESD204B/C 的高性能時(shí)鐘調(diào)節(jié)器。
PLL2 可以配置 14 個(gè)時(shí)鐘輸出以驅(qū)動(dòng) 7 個(gè) JESD204B/C 轉(zhuǎn)換器或其他邏輯器件（使用器件和 SYSREF 時(shí)鐘）。SYSREF 可以通過(guò)直流和交流耦合提供。14 個(gè)輸出中的每一個(gè)輸出都可以單獨(dú)配置為用于傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出（不限于 JESD204B/C 應(yīng)用）。
無(wú)論有無(wú) SYSREF 生成或重新計(jì)時(shí)，該器件都可以配置為在雙 PLL、單 PLL 或時(shí)鐘分配模式下運(yùn)行。PLL2 可以使用內(nèi)部或外部 VCO 工作。
高性能與多種特性（如功耗和性能權(quán)衡調(diào)節(jié)、雙 VCO、動(dòng)態(tài)數(shù)字延遲和保持）相結(jié)合，可提供靈活的高性能時(shí)鐘樹(shù)。
