MC10E1652 具有鎖存器的比較器,雙通道,ECL輸出
數(shù)據(jù):
MC10E1652datasheet.pdf
產(chǎn)品信息
MC10E1652比較器采用安森美半導(dǎo)體先進(jìn)的MOSAIC III工藝制造,輸出兼容10H邏輯器件。此外,該器件還提供16引腳DIP和20引腳表面貼裝封裝。但是,MC10E1652提供用戶可編程的遲滯。 鎖存使能(LENabar和LENbbar)輸入引腳采用標(biāo)準(zhǔn)ECL 10H邏輯電平工作。當(dāng)鎖存使能處于邏輯高電平時,MC10E1652充當(dāng)比較器;因此,如果V1> V2(V1比V2更正),Q將處于邏輯高電平。 Qbar是Q的補(bǔ)充。當(dāng)鎖存使能輸入變?yōu)榈瓦壿嬰娖綍r,輸出被鎖存在其當(dāng)前狀態(tài),從而提供鎖存使能設(shè)置和保持時間約束。通過向HYS引腳施加偏置電壓來控制輸入滯后電平。 100系列包含溫度補(bǔ)償。 典型3.0 dB帶寬> 1.0 GHz 典型V至Q傳播延遲775 ps 典型輸出上升/下降350 ps 共模范圍-2.0 V至+3.0 V 啟用單個鎖存器 差分輸出 工作模式: V = 5.0 V,V = -5.2 V 可編程輸入遲滯 無內(nèi)部輸入下拉電阻 ESD保護(hù):> 2 KV HBM,> 100 V MM 符合或超過JEDEC規(guī)范EIA / JESD78 IC閂鎖測試 濕度敏感度等級1
有關(guān)其他信息,請參閱應(yīng)用說明AND8003 / D 可燃性等級:UL-94代碼V-0 @ 1/8“,氧指數(shù)28至34 晶體管數(shù)= 85設(shè)備 電路圖、引腳圖和封裝圖