SN65LVDS117 雙路 8 端口 LVDS 中繼器

數(shù)據(jù)： Dual 4-Port and Dual 8-Port LVDS Repeaters 數(shù)據(jù)表

描述

SN65LVDS109和SN65LVDS117配置為兩個(gè)相同的存儲(chǔ)體，每個(gè)存儲(chǔ)體有一個(gè)差分線接收器連接到四個(gè)（'109）或八個(gè)（'117）差分線路驅(qū)動(dòng)器。輸出成對排列，具有來自兩個(gè)存儲(chǔ)體中的每一個(gè)的一個(gè)輸出。為每對輸出提供單獨(dú)的輸出使能，并為所有輸出提供額外的使能。

線路接收器和線路驅(qū)動(dòng)器實(shí)現(xiàn)低壓差分信號(hào)（LVDS）的電氣特性。 LIAS是EIA /TIA-644中規(guī)定的一種數(shù)據(jù)信號(hào)技術(shù)，可提供低功耗，低噪聲發(fā)射，高抗噪性和高開關(guān)速度。（注意：數(shù)據(jù)傳輸?shù)淖罱K速率和距離取決于介質(zhì)的衰減特性，與環(huán)境耦合的噪聲以及其他系統(tǒng)特性。）

這些設(shè)備的預(yù)期應(yīng)用，以及LVDS信令技術(shù)用于大約100Ω的受控阻抗介質(zhì)上的點(diǎn)對點(diǎn)或點(diǎn)對多點(diǎn)（分布式單工）基帶數(shù)據(jù)傳輸。傳輸介質(zhì)可以是印刷電路板跡線，背板或電纜。集成到同一硅襯底中的大量驅(qū)動(dòng)器以及平衡信號(hào)的低脈沖偏斜提供了從輸入重復(fù)的信號(hào)的極其精確的定時(shí)對準(zhǔn)。這對于實(shí)現(xiàn)系統(tǒng)時(shí)鐘和數(shù)據(jù)分配樹特別有利。

SN65LVDS109和SN65LVDS117的工作溫度范圍為-40°C至85°C。

特性

兩個(gè)線路接收器和八個(gè)（'109）或十六個(gè)（'117）線路驅(qū)動(dòng)器符合或超過ANSI EIA /TIA-644的要求標(biāo)準(zhǔn)
典型數(shù)據(jù)信號(hào)速率至400 Mbps或時(shí)鐘頻率至400 MHz
輸出以每組對的方式排列
啟用邏輯允許單獨(dú)控制每個(gè)驅(qū)動(dòng)程序輸出對，加上所有輸出
低壓差分信號(hào)，典型輸出電壓為350 mV，負(fù)載為100Ω
與LVDS，PECL，LVPECL，LVTTL，LVCMOS電氣兼容具有外部終端網(wǎng)絡(luò)的GTL，BTL，CTT，SSTL或HSTL輸出
傳播延遲時(shí)間＆lt; 4.5 ns
輸出偏差小于550 psBank偏差小于150 ps零件間偏差小于1.5 ns
總功耗通常<500 mW，所有端口均已啟用且位于200 MHz
驅(qū)動(dòng)器輸出或接收器輸入等于高阻抗禁用時(shí)或使用V _CC＆lt; 1.5 V
總線引腳ESD保護(hù)超過12 kV
封裝在具有20-mil端子間距的薄收縮小外形封裝中

<小>

參數(shù) 與其它產(chǎn)品相比?緩沖器、驅(qū)動(dòng)器/接收器和交叉點(diǎn)

?
Device Type
Protocols
No. of Tx
No. of Rx
Input Signal
Output Signal
Signaling Rate (Mbps)
ESD HBM (kV)
Function
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

SN65LVDS117
Buffer ? ?
LVDS ? ?
16 ? ?
2 ? ?
LVDS ? ?
LVDS PECL LVPECL LVTTL LVCMOS GTL BTL CTT SSTL HSTL ? ?
400 ? ?
12 ? ?
Repeater/Translator Buffer ? ?
-40 to 85 ? ?
TSSOP ? ?
64TSSOP: 138 mm2: 8.1 x 17(TSSOP) ? ?
64TSSOP ? ?