SN74GTL16616 具有緩沖時鐘輸出的 17 位 LVTTL 到 GTL/GTL+ 通用總線收發(fā)器

SN74GTL16616是一個17位的UBT ??提供LVTTL-to-GTL /GTL +和GTL /GTL + -to-LVTTL信號電平轉換的收發(fā)器。組合的D型觸發(fā)器和D型鎖存器允許透明，鎖存，時鐘和時鐘使能的數據傳輸模式，與'16601功能相同。此外，該器件還提供了GTL /GTL +信號電平（CLKOUT）的CLKAB副本以及GTL /GTL +時鐘轉換為LVTTL邏輯電平（CLKIN）。該器件提供以LVTTL邏輯電平工作的卡與以GTL /GTL +信號電平工作的背板之間的接口。高速操作是減少輸出擺幅（<1 V），降低輸入閾值電平和OEC的直接結果。電路。

用戶可靈活使用此設備的GTL（V _TT = 1.2 V且V _REF = 0.8 V）或首選更高噪聲容限GTL +（V _TT = 1.5 V且V _REF = 1 V）信號電平。 GTL +是德州儀器Gunning收發(fā)器邏輯（GTL）JEDEC標準JESD 8-3的衍生產品。 B端口通常以GTL或GTL +信號電平工作，而A端口和控制輸入與LVTTL邏輯電平兼容，并且具有5 V容差。 V REF是B端口的參考輸入電壓。 V _CC （5 V）為內部和GTL電路供電，而V _CC （3.3 V）為LVTTL輸出緩沖器供電。

每個方向的數據流由輸出使能（OEAB \和OEBA \），鎖存使能（LEAB和LEBA）和時鐘（CLKAB和CLKBA）輸入控制。時鐘可由時鐘使能（CEAB \和CEBA \）輸入控制。對于A到B數據流，當LEAB為高電平時，器件以透明模式工作。當LEAB為低電平時，如果CEAB \為低電平且CLKAB保持在高或低邏輯電平，則A數據被鎖存。如果LEAB為低電平，如果CEAB \也為低電平，則A總線數據存儲在CLKAB從低到高轉換的鎖存器/觸發(fā)器中。當OEAB \為低電平時，輸出有效。當OEAB \為高電平時，輸出處于高阻態(tài)。 B到A的數據流類似于A到B的數據流，但使用OEBA \，LEBA，CLKBA和CEBA \。

使用I _off 為部分斷電應用完全指定此設備。 I _off 電路禁用輸出，防止在斷電時損壞通過器件的電流回流。

有源總線保持電路將未使用或未驅動的LVTTL輸入保持在有效的邏輯狀態(tài)。不建議在上拉電路中使用上拉或下拉電阻。

為了確保上電或斷電期間的高阻態(tài)，OE \應通過上拉電阻連接到V _CC ;電阻的最小值由驅動器的電流吸收能力決定。