SM320C6457-HIREL 通信基礎(chǔ)設(shè)施數(shù)字信號處理器

的TMS320C64x +?DSP（包括SM320C6457-HIREL器件）是TMS320C6000DSP平臺上的高性能定點DSP系列產(chǎn)品.SM320C6457-HIREL器件基于德州儀器（TI）開發(fā)的第3代高性能，高級VelociTI超長指令字（VLIW）架構(gòu)，這使得該系列DSP非常適合包括視頻和電信基礎(chǔ)設(shè)施，成像/醫(yī)療以及無線基礎(chǔ)設(shè)施（WI）在內(nèi)的各類應(yīng)用。 C64x +器件向上代碼兼容屬于C6000?DSP平臺的早期器件。

基于65nm的工藝技術(shù)以及憑借高達96億條指令每秒（MIPS）[或9600 16位MMAC每周期]的性能（ 1.2GHz的時鐘速率時），SM320C6457-HIREL器件提供了一套應(yīng)對高性能DSP編程挑戰(zhàn)的經(jīng)濟高效型解決方案.SM320C6457-HIREL DSP可以靈活地利用高速控制器以及陣列處理器的數(shù)值計算能力。

C64x + DSP內(nèi)核采用8個功能單元，2個寄存器文件以及2個數(shù)據(jù)路徑。與早期C6000器件一樣，其中2個功能單為乘法器或.M單元.C64x內(nèi)核每個時鐘周期執(zhí)行4次16位×16位乘法累加，相比之下，C64x + .M單元的乘法吞吐量可增加一倍。因此，C64x +內(nèi)核每個周期可以執(zhí)行8次16位×16位MAC。采用1.2GHz時鐘速率時，這意味著每秒可以執(zhí)行9600次16位MMAC。此外，C64x +內(nèi)核上的每個乘法器每個時鐘周期可以計算1次32位×32位MAC或4次8位×8位MAC。

SM320C6457-HIREL器件含有串行RapidIO?。該高帶寬外設(shè)可用板上包含多個DSP的應(yīng)用（例如，視頻和電信基礎(chǔ)設(shè)施以及醫(yī)療/成像）顯著提升系統(tǒng)性能并降低系統(tǒng)成本。

SM320C6457-HIREL DSP集成有大量的片上存儲器，構(gòu)成一個第2級存儲器系統(tǒng).SM320C6457-HIREL器件上的1級（L1）程序存儲器和數(shù)據(jù)存儲器的大小均為32KB。該存儲器可以配置為映射RAM，緩存或二者的某種組合。當(dāng)配置為緩存時，L1程序存儲器（L1P）是一個直接映射緩存，而L1數(shù)據(jù)存儲器（L1D）是一個2路組相連緩存.2級（L2）存儲器由程序空間和數(shù)據(jù)空間共享，大小為2048KB.L2存儲器也可以配置為映射RAM ，緩存或二者的某種組合.L2可配置為高達1MB的緩存。此外，C64x +超級模塊還具有32位外設(shè)配置（CFG）端口，內(nèi)部DMA（IDMA）控制器，具有復(fù)位/啟動控制的系統(tǒng)組件，中斷/異常控制，掉電控制以及用于時間戳的自由運行32位定時器。

外設(shè)集包括：1個內(nèi)部集成電路總線模塊（I ^{2 < /sup> C）; 2個多通道緩沖串行端口（McBSP）; 1個用于異步傳輸模式（ATM）從[UTOPIA從器件]端口的8位通用測試和運行PHY接口; 2個64位通用定時器（也可配置為4個32位定時器）; 1個用戶可配置的16位或32位主機端口接口（HPI16 /HPI32）; 1個支持可編程中斷/事件生成模式的16引腳通用輸入/輸出端口（GPIO）; 1 10/100/1000以太網(wǎng)介質(zhì)訪問控制器（EMAC）（可在SM320C6457-HIREL DSP內(nèi)核處理器和網(wǎng)絡(luò)之間提供一個高效接口）; 1個管理數(shù)據(jù)輸入/輸出（MDIO）模塊（也屬于EMAC，可以連續(xù)輪詢?nèi)?2個MDIO地址以枚舉系統(tǒng)內(nèi)的所有PHY器件）; 1個可連接同步和異步外設(shè)的無縫外部存儲器接口（64位EMIFA）;以及1個32位DDR2 SDRAM接口。}

所有商標(biāo)均為其各自所有者的財產(chǎn)。

SM320C6457-HIREL器件具有3個高性能嵌入式協(xié)處理器[1個增強型維特比解碼器協(xié)處理器（VCP2）和2個增強型Turbo解碼器協(xié)處理（TCP2_A和TCP2_B）]，可以顯著加速片上的通道解碼操作.VCP2的運行速度為CPU時鐘的三分之一，可以解碼超過694個7.95Kbps自適應(yīng)多速率（AMR）[K = 9，R = 1/3]語音通道.VCP2支持約束長度K = 5,6,7,8和9，比率R = 3 /4,1 /2,1 /3,1 /4和1/5以及靈活的多項式，同時能夠生成硬決策或軟決策。每個運行速度為CPU時鐘三分之一的TCP2可以解碼多達50個384Kbps或8個2Mbps Turbo編碼通道（假設(shè)6次迭代）.TCP2實現(xiàn)max * log- map算法，旨在支持第三代合作項目（3GPP和3GPP2）所需的全部多項式和比率，且支持完全可編程的幀長和Turbo交錯。解碼參數(shù)，例如迭代次數(shù)以及停止標(biāo)準(zhǔn)，也都可編程.VCP2 /TCP2與CPU之間通過EDMA3控制器進行通信

SM320C6457-HIREL器件配有一套完整的開發(fā)工具，其中包括：新款?編譯器，用于簡化編程和調(diào)度過程的匯編優(yōu)化器以及用于查看源代碼執(zhí)行的Windows調(diào)試器接口。