66AK2E05 多核 ARM+DSP

66AK2E0x 是一款基于 TI 的 KeyStone II 多核 SoC 架構(gòu)的高性能器件，該器件集成了性能最優(yōu)的 Cortex-A15 處理器單核或四核 CorePac 以及 C66x DSP 內(nèi)核，可以高達(dá) 1.4GHz 的內(nèi)核速度運(yùn)行。 TI 的 66AK2E0x 器件實(shí)現(xiàn)了一套易于使用的高性能、低功耗平臺(tái)，可供企業(yè)級(jí)網(wǎng)絡(luò)終端設(shè)備、數(shù)據(jù)中心網(wǎng)絡(luò)、航空電子設(shè)備和國(guó)防、醫(yī)療成像、測(cè)試和自動(dòng)化等諸多應(yīng)用領(lǐng)域的開發(fā)人員使用。

TI 的 KeyStone II 架構(gòu)提供了一套集成有 ARM CorePac、(Cortex-A15 處理器四核 CorePac）、C66x CorePac、網(wǎng)絡(luò)處理等各類子系統(tǒng)的可編程平臺(tái)，并且采用了基于隊(duì)列的通信系統(tǒng)，使得器件資源能夠高效且無縫地運(yùn)作。 這種獨(dú)特的器件架構(gòu)中還包含一個(gè) TeraNet 交換機(jī)，該交換機(jī)可將從可編程內(nèi)核到高速 IO 的各類系統(tǒng)元素廣泛融合，確保它們以最高效率持續(xù)運(yùn)作。

TI 的 C66x 內(nèi)核在不影響處理器速度、尺寸或功耗的前提下，將定點(diǎn)和浮點(diǎn)計(jì)算能力同時(shí)融入到了處理器中，可謂開創(chuàng)了 DSP 技術(shù)的新紀(jì)元。 原始計(jì)算性能處于行業(yè)領(lǐng)先水平，在 1.2GHz 的工作頻率下，每個(gè)內(nèi)核能夠達(dá)到 38.4GMACS 和 19.2Gflops。 該內(nèi)核每個(gè)周期能夠執(zhí)行 8 次單精度浮點(diǎn) MAC 運(yùn)算，并且可執(zhí)行雙精度和混合精度運(yùn)算，同時(shí)符合 IEEE754 標(biāo)準(zhǔn)。 對(duì)于定點(diǎn)運(yùn)算，C66x 內(nèi)核的乘積累加 (MAC) 計(jì)算能力是 C64x+ 內(nèi)核的 4 倍。 C66x CorePac 新增了 90 條指令，主要針對(duì)浮點(diǎn)運(yùn)算和面向向量數(shù)學(xué)的處理。 上述性能改進(jìn)大大提升了常見 DSP 內(nèi)核在信號(hào)處理、數(shù)學(xué)運(yùn)算和圖像采集功能方面的性能。 C66x 內(nèi)核代碼向后兼容 TI 的上一代 C6000 定點(diǎn)和浮點(diǎn) DSP 內(nèi)核，確保了軟件的可移植性并縮短了軟件開發(fā)周期，以便將應(yīng)用程序移植到更快的硬件中。

66AK2E0x KeyStone II 器件集成了大量的片上存儲(chǔ)器。 每個(gè) Cortex-A15 處理器內(nèi)核均有 32KB 的 L1 數(shù)據(jù)緩存和 32KB 的 L1 指令緩存。 ARM CorePac 中多達(dá) 4 個(gè) Cortex A15 內(nèi)核共享 4MB L2 緩存。 在 DSP CorePac 中，除了 32KB 的 L1 程序緩存和 32KB 的 L1 數(shù)據(jù)緩存，每個(gè)內(nèi)核還包含 512KB 的專用存儲(chǔ)器，該存儲(chǔ)器可配置為緩存或內(nèi)存映射的 RAM。 該器件還集成了 2MB 的多核共享存儲(chǔ)器 (MSMC)，可用作共享的 L3 SRAM。 所有 L2 和 MSMC 存儲(chǔ)器均包含錯(cuò)誤檢測(cè)與錯(cuò)誤校正功能。 該器件包含一個(gè)以 1600MTPS 傳輸速率運(yùn)行的 64 位 DDR-3（72 位，支持 ECC）外部存儲(chǔ)器接口 (EMIF)，用于快速訪問外部存儲(chǔ)器。

該器件使得開發(fā)人員能夠使用多種開發(fā)和調(diào)試工具，其中包括 GNU GCC、GDB、開源 Linux 以及基于 Eclipse 的調(diào)試環(huán)境，該調(diào)試環(huán)境可通過包括 TI 業(yè)界領(lǐng)先的 IDE Code Composer Studio 在內(nèi)的各種 Eclipse 插件實(shí)現(xiàn)內(nèi)核和用戶空間調(diào)試。