NBSG16M是差分電流模式邏輯(CML)接收器/驅(qū)動(dòng)器。該器件在功能上等同于具有CML輸出結(jié)構(gòu)和較低EMI功能的EP16,LVEP16或SG16器件。
輸入采用內(nèi)部50Ω端接電阻,可接受NECL(負(fù)ECL),PECL(正ECL),LVTTL,LVCMOS ,CML或LVDS。 CML輸出結(jié)構(gòu)包含VCC的內(nèi)部50Ω源端接電阻。該器件產(chǎn)生400 mV輸出幅度,50Ω接收器電阻連接到V CC 。
V BB 引腳是內(nèi)部產(chǎn)生的電壓電源,僅適用于該器件。對(duì)于所有單端輸入條件,未使用的互補(bǔ)差分輸入連接到V BB 作為開關(guān)參考電壓。 V BB 也可以重新連接AC耦合輸入。使用時(shí),通過(guò)0.01μF電容去耦V BB ,并將電流源或吸收限制在0.5 mA。不使用時(shí),VBB輸出應(yīng)保持打開狀態(tài)。
特性 |
|
- 最大輸入數(shù)據(jù)速率> 10 Gb / s典型值
|
|
|
- 帶工作范圍的正CML輸出:V CC = 2.375 V至3.465 V,V EE = 0 V
|
- 帶有RSNECL或NECL輸入的負(fù)CML輸出,帶有工作范圍:V CC = 0 V,V EE = -2.375 V至-3.465 V
|
- CML輸出等級(jí); 400 mV峰峰值輸出,50 _接收器電阻器到V CC
|
|
- 與現(xiàn)有的2.5 V / 3.3 V LVEP,EP,LVEL兼容和SG設(shè)備
|
|
|
<表格樣式=“border:none; width:100%;”>
應(yīng)用 |
- 背板緩沖
- OC -3至OC-192時(shí)鐘或數(shù)據(jù)分配/驅(qū)動(dòng)程序
- 千兆以太網(wǎng)時(shí)鐘或數(shù)據(jù)驅(qū)動(dòng)程序
- 光纖通道分配/驅(qū)動(dòng)程序
|
電路圖、引腳圖和封裝圖