搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內(nèi)不再提示

      NB4N121K 時鐘扇出緩沖器 1：21差分 3.3 V 帶HCSL電平輸出

      數(shù)據(jù)：

      NB4N121K是時鐘差分輸入扇出分配1至21個HCSL電平差分輸出，針對超低傳播延遲變化??進行了優(yōu)化。 NB4N121K在設計時考慮了FBDIMM應用的HCSL時鐘分配。輸入可以接受差分LVPECL，CML或LVDS電平。使用適當?shù)腣REFAC電源可接受單端LVPECL，CML，LVCMOS或LVTTL電平（參見圖5,10,11,12和13）。時鐘輸入引腳在管芯終端電阻上包含一個內(nèi)部50歐姆。
      特性 優(yōu)勢
      • 典型輸入時鐘頻率100,133,166,200,266,333和400 MHz
      • 符合各種FBDIMM總線頻率
      • <1 ps RMS附加時鐘抖動
      • 抖動性能最佳
      • 工作范圍：VCC = 3.0 V至3.6 V，VEE = 0 V
      • 確保在大多數(shù)設計中運作
      • 340 ps典型上升和下降時間
      • 800 ps典型傳播延遲tPD 100 ps最大傳播
      • Delta tPD 100 ps最大傳播每個差分對的延遲變化
      • 差分HCSL輸出電平（峰值到峰值700 mV）
      應用 終端產(chǎn)品
      • FBDIMM時鐘分配
      • PCIe I，II，II
      • 網(wǎng)絡
      • 時鐘分配
      • 高端計算
      • FBDIMM內(nèi)存支持
      • 服務器
      • 路由器

      電路圖、引腳圖和封裝圖




      技術文檔

      數(shù)據(jù)手冊（1） 相關資料（4）
      元器件購買 NB4N121K 相關庫存

      相關閱讀