Xilinx 千兆以太網(wǎng)MAC IP Core - 基于Xilinx FPGA的千兆以太網(wǎng)控制器的開發(fā)

　　3 Xilinx 千兆以太網(wǎng)MAC IP Core

　　1．GMAC IP Core的應(yīng)用場景和架構(gòu)

　　Xilinx 提供了三態(tài)以太網(wǎng)MAC控制器的IP Core，可實(shí)現(xiàn)單條吉比特以太網(wǎng)鏈路，通過交換機(jī)或路由器可與任意以太網(wǎng)端口相連。由于MAC控制器的速率很高，底層傳輸必須依賴Rocket I/O，在客戶端還需要利用FIFO來交換數(shù)據(jù)，其完整的設(shè)計(jì)方案如圖10-35所示。

　　圖6? 千兆以太網(wǎng)MACIP Core的應(yīng)用場合示意圖

　　2．GMAC IP Core的配置界面和接口信號

　　圖7? 千兆以太網(wǎng)MACIP Core的配置界面

　　千兆以太網(wǎng)MACIP Core的配置界面如圖10-36所示。GEMAC控制器所實(shí)現(xiàn)的主要功能如圖10-37所示，包括發(fā)送引擎、接收引擎、流控制、GMII接口、客戶發(fā)送接口、客戶接收接口以及客戶管理接口。

　　圖8 千兆以太網(wǎng)MACIP Core的主要功能示意圖

　　下面給出相應(yīng)模塊的功能和接口信號說明。

　　1）發(fā)送引擎

　　發(fā)送引擎通過客戶發(fā)送端口接收以太網(wǎng)的數(shù)據(jù)幀，并在幀頭添加幀引導(dǎo)區(qū)域，甚至在幀長小于最短要求時(shí)，添加一定的冗余比特。同時(shí)，該模塊還會在連續(xù)的數(shù)據(jù)幀之間插入以太網(wǎng)協(xié)議所規(guī)定的最小延時(shí)，將用戶數(shù)據(jù)轉(zhuǎn)化成標(biāo)準(zhǔn)的GMII數(shù)據(jù)幀，并送至GMII模塊。在應(yīng)用時(shí)，面向用戶的操作就是將用戶數(shù)據(jù)讀入GEMAC 核內(nèi)部

　　該模塊接口信號的簡要信息如表10-10所列。

　　表1? 發(fā)送引擎接口信號列表

　　發(fā)送引擎的時(shí)序如圖10-38所示。當(dāng)客戶端有數(shù)據(jù)發(fā)送時(shí)，將tx_data_valid拉高，同時(shí)將數(shù)據(jù)的第一個(gè)字節(jié)置于tx_data端口；當(dāng) GEMAC將第一字節(jié)數(shù)據(jù)讀入后，會將tx_ack信號拉高，用戶端邏輯檢測到tx_ack為高時(shí)，要在下一個(gè)時(shí)鐘上升沿將其余的數(shù)據(jù)發(fā)送到數(shù)據(jù)端口上，當(dāng)數(shù)據(jù)發(fā)送完畢后，將x_data_valid拉低。

　　圖9? 發(fā)送引擎的時(shí)序圖

　　2）接收引擎

　　接收引擎接收來自GMII模塊的數(shù)據(jù)，去掉幀頭的引導(dǎo)區(qū)域，包括為了增加幀長的冗余比特。此外，該模塊還能根據(jù)數(shù)據(jù)幀中的檢驗(yàn)序列區(qū)域、接收到的GMII錯誤碼字以及幀長信息完成錯誤檢測，主要接口信號的簡要說明如表10-11所列。

　　表2? 接收引擎接口信號列表

　　接收引擎的時(shí)序如圖10-39所示。客戶端邏輯必須在任何時(shí)候都準(zhǔn)備好接收數(shù)據(jù)，因?yàn)樵贕EMAC核中沒有接收緩存，有時(shí)延就會丟失數(shù)據(jù)，因此用戶可自己添加緩沖邏輯。rx_data_valid為高時(shí)立即開始接收連續(xù)數(shù)據(jù)，在檢測到rx_data_valid變低后，判斷rx_good_frame信號的電平，如果為高則繼續(xù)處理該幀數(shù)據(jù)，否則直接丟棄。

　　圖10 接收引擎的時(shí)序圖

　　3）流控制

　　流控制模塊是根據(jù)IEEE 802.3-2002標(biāo)準(zhǔn)的31項(xiàng)條款設(shè)計(jì)的，在發(fā)送時(shí)附帶暫停幀，接收時(shí)也需要對其處理。在GEMAC核中，它是自動配置的，同時(shí)，也提供了用戶自定義的配置端口，如表10-12所列。

　　表3 流控制接口信號

　　4）可選的管理接口

　　管理接口是一個(gè)獨(dú)立的可選端口，其地址、數(shù)據(jù)和控制信號相對于其他模塊是獨(dú)立的，提供了和CoreConnec總線的交互能力，可掛在 MicroBlaze軟核或PowerPC硬核處理器，可用于配置GEMAC核以及通過MDIO接口直接讀寫外部PHY芯片的內(nèi)部配置寄存器。該模塊包括用戶管理的接口和MDIO接口兩部分，后者直接與PHY芯片相連，全部接口信號的簡要說明如 10-13所列。

　　表4? 管理模塊的接口信號

　　5）復(fù)位操作

　　管理模塊具備自己獨(dú)立的軟件復(fù)位信號，但當(dāng)管理接口模塊被旁路掉，其相應(yīng)的配置信號被作為configuration_vector［64:0］輸入信號使用。此外，GEMAC核提供了硬件復(fù)位信號，如表10-14所列。

　　表5 復(fù)位信號列表

　　6）GMII模塊

　　GMII模塊的接收信號一般都是直接連到PHY芯片上，負(fù)責(zé)和PHY芯片的數(shù)據(jù)交互，其信號和PHY芯片的接口是一一對應(yīng)的，如表10-15所列。

　　表6 GMII模塊接口信號列表

　　配置完成后，可在工程管理區(qū)選中GEMAC核，在過程管理區(qū)，點(diǎn)擊“View HDL Instantiation Template”命令，查看其例化代碼，它在代碼中的例化方法和一般IP Core的方法是一樣的。

　　四、 本章小結(jié)

　　高速串行傳輸技術(shù)是FPGA未來的三大應(yīng)用領(lǐng)域之一，本章主要介紹了Xilinx公司的Rocket I/O解決方案。首先給出高速傳輸?shù)谋尘埃赋龃蟹绞绞羌忍匾约案咚俾舒溌返谋厝贿x擇。其次，給出了吉比特串行傳輸?shù)耐ㄓ眉軜?gòu)，為后文做好鋪墊。接著重點(diǎn)介紹了Xilinx公司Rocket I/O的系統(tǒng)組成、相關(guān)協(xié)議、時(shí)鐘設(shè)計(jì)方案、開發(fā)要素以及Rocket I/O的使用方法。最后說明了千兆以太網(wǎng)MAC控制器IP Core的使用方法。讀者需要注意的是Rocket I/O是Xilinx高端FPGA中的內(nèi)嵌組件，和DCM、硬核乘法器、塊RAM等的使用方法是一樣的，可通過IP Core調(diào)用。高速傳輸是一種新技術(shù)，開發(fā)難度較大，本章只是介紹了其中的主要核心部分和基本原理，還需要讀者閱讀大量的文獻(xiàn)和實(shí)際操作才能熟練開發(fā)相關(guān)系統(tǒng)。

　　------------------------------------------------------------------------

　　以太網(wǎng)技術(shù)資料集綿——以太網(wǎng)技術(shù)：邁向工業(yè)物聯(lián)新時(shí)代