萊迪思半導(dǎo)體推出第三代LatticeECP3系列FPGA

　　LatticeECP3系列是來(lái)自萊迪思半導(dǎo)體公司的第三代高價(jià)值的FPGA，在業(yè)界擁有SERDES功能的FPGA器件中，它具有最低的功耗和價(jià)格。 LatticeECP3 FPGA系列提供多協(xié)議的兼容XAUI抖動(dòng)的3.2G SERDES，DDR3存儲(chǔ)器接口，強(qiáng)大的DSP功能，高密度的片上存儲(chǔ)器以及多達(dá)149K的LUT，所有器件的功耗和價(jià)格只有同類擁有SERDES功能的FPGA的一半。整個(gè)LatticeECP3系列采用富士通公司先進(jìn)的低功耗工藝技術(shù)制造。

　　主要特點(diǎn)

　　配備SERDES的低功耗FPGA

　　低功耗工藝

　　與同類產(chǎn)品相比，靜態(tài)功耗降低80%，總功耗降低50%

　　在3.2 Gbps速率下，每個(gè)SERDES信道的功耗小于100mW

　　經(jīng)過(guò)優(yōu)化的FPGA結(jié)構(gòu)

　　4-輸入查找表(LUT)結(jié)構(gòu)

　　邏輯密度從17K至149K LUT

　　高達(dá)6.8兆位的嵌入式RAM塊(EBR)

　　每個(gè)器件擁有2個(gè)DLL、2至10個(gè)PLL

　　可級(jí)聯(lián)的帶有ALU的sysDSP™

　　乘、累加、加和減法運(yùn)算

　　高性能的加法樹(shù)和MMAC功能

　　54位可級(jí)聯(lián)的算術(shù)邏輯單元

　　24至320個(gè)乘法器(18x18)

　　高級(jí)的配置選項(xiàng)

　　針對(duì)SPI閃存的并行觸發(fā)模式

　　雙引導(dǎo)映像支持

　　片上的128位AES解碼功能

　　采用TransFR™技術(shù)的現(xiàn)場(chǎng)更新

　　高速嵌入式SERDES

　　至多16個(gè)3.2Gbps的信道

　　數(shù)據(jù)率從250Mbps到3.2Gbps

　　兼容IEEE802.3-2002 XAUI抖動(dòng)標(biāo)準(zhǔn)

　　支持混合協(xié)議與混合速率

　　支持PCI Express、以太網(wǎng)(GbE, XAUI, & SGMII)、SMPTE、串行Rapid I/O、CPRI以及OBSAI

　　靈活的sysIO?緩沖器

　　LVCMOS 33/25/18/15/12, PCI, SSTL3/2/18 & HSTL15 & HSTL18

　　LVDS, Bus-LVDS, MLVDS & LVPECL

　　800 Mbps DDR3, 1 Gbps LVDS

　　豐富的封裝與用戶I/O選擇

　　多達(dá)586個(gè)用戶I/O管腳

　　低成本的Wirebond fpBGA封裝

　　無(wú)鉛/符合RoHS標(biāo)準(zhǔn)