CPLD在通信數(shù)據(jù)傳輸中的應用

這四個時鐘被分時賦給AD9861的主時鐘ADA_CLK，具體是哪個時鐘被賦ADA_CLK，由收發(fā)切換信號TX_RX，語音和數(shù)據(jù)選擇信號V_D_SEL控制。當TX_RX=’0’ 且V_D_SEL=’0’時，輸出給ADA_CLK的時鐘為1.6384M；當TX_RX=’1’且V_D_SEL=’0’時，輸出給ADA_CLK的時鐘為3.2768M；當TX_RX=’0’ 且D_SEL=’1’時，輸出給ADA_CLK的時鐘為3.2M；當TX_RX=’1’ 且V_D_SEL=’1’時，輸出給ADA_CLK的時鐘為6.4M。

　　為了進一步節(jié)省資源，可以考慮把模5和模20的計數(shù)器共用，方案如圖4所示，BIT1和BIT2即為所需的時鐘，這時前端時鐘源由V_D_SEL選擇，BIT1和BIT2的選擇輸出由TX_RX控制。

圖4 模5 模20 計數(shù)器共用的時鐘產(chǎn)生方案

　　2.048M的時鐘產(chǎn)生由32.768M時鐘16分頻得到，計數(shù)器的復位由reset和語音允許audcken控制，這樣得到的模16的計數(shù)器的高位即為2.048M時鐘。8K時鐘是對產(chǎn)生的2.048M時鐘256分頻得到。

　　3.3 地址產(chǎn)生

　　在使用雙口RAM作為數(shù)據(jù)緩存時，有兩部分地址產(chǎn)生電路：OMAP側地址產(chǎn)生電路和AD9861側地址產(chǎn)生電路。AD9861側地址產(chǎn)生電路和OMAP側地址產(chǎn)生電路大致相同，但由于這2個地址發(fā)生器同時使用，所以不能復用。OMAP的地址發(fā)生器框圖如下：

圖5 OMAP 的地址發(fā)生器

　　CAS 時鐘只負責對低3 位地址進行計數(shù)，而最高位由于選擇2 個8×8RAM 中的一個，為防止adda 和OMAP 同時讀寫同一個RAM，將OMAP 側的高位地址線取值為AD9861 側的地址最高位的反相。DMA 請求清零信號作用：在AD9861 側每觸發(fā)一次DMA 請求，就生成一個DMA 請求清零信號，用于復位OMAP 側地址發(fā)生器，避免由于某此誤觸發(fā)引起OMAP 讀寫地址混亂。AD9861 側地址發(fā)生器如下：

圖6 AD9861 側地址發(fā)生器

　　4位地址總線的低3位用于選擇同一片RAM中的8個地址，最高位用于選擇2個8×8RAM中的一個，收發(fā)切換信號用于在收發(fā)切換時給地址發(fā)生器清零，復位由于邏輯誤觸發(fā)導致的地址總線錯誤。

　　3.4 LAN 控制信號產(chǎn)生

　　lan91c93是一款嵌入式以太網(wǎng)控制器，和OMAP一起構成了嵌入式的以太網(wǎng)網(wǎng)絡接口卡。OMAP用異步的FLASH接口時序來訪問lan91c93，由于lan91c93沒有片選輸入端，所以把flash的片選和讀寫信號通過作一定處理后輸出給lan91c93。OMAP把CS1空間分配給了lan91c93，當nFLASH_CS1為低時，把nFLASH_WE，nFLASH_OE輸出給nLAN_WE,nLAN_OE，否則nLAN_WE，nLAN_OE為高電平。同時把LAN_RDY信號通過CPLD透傳給OMAP，通知OMAP lan91c93準備好數(shù)據(jù)的交換。

　　4 仿真和實測

　　4.1 數(shù)據(jù)接收狀態(tài)仿真

　　置V_D_SEL 為高，TX_RX 也為低，表示現(xiàn)在處于數(shù)據(jù)接收狀態(tài)。依據(jù)時序關系產(chǎn)生所需的時鐘，復位信號；產(chǎn)生AD9861 數(shù)據(jù)線上的數(shù)據(jù)，模擬AD 的輸出； 產(chǎn)生ADA 使能輸入控制信號AD_DA_ENABLE；SDRAM CAS 信號等等。如下圖所示，DINB為AD9861數(shù)據(jù)線上的數(shù)據(jù)，WRCLK為內(nèi)部產(chǎn)生的6.4M鎖存時鐘，用來把DA數(shù)據(jù)線上的數(shù)據(jù)寫入雙口RAM中，AD9861側的地址ADDRB是對寫時鐘WRCLK的下降沿計數(shù)得到的。當ADDRB為8或0時，產(chǎn)生一DMA中斷，觸發(fā)OMAP通過EMIFF接口把數(shù)據(jù)讀到DSP的MEMORY進行處理，每個DMA請求讀8個數(shù)據(jù)，產(chǎn)生8個低脈沖的CAS信號，對CAS的脈沖個數(shù)進行計數(shù)，得到OMAP側地址的低3位，最高位由ADDRB的MSB取反得到，這樣能避免讀寫沖突?？梢钥闯鯝D的輸出數(shù)據(jù)能夠被正確地復現(xiàn)在OMAP的EMIFF接口數(shù)據(jù)線上，并被OMAP正確地讀進去。

圖7 數(shù)據(jù)接收狀態(tài)信號時序

　　4.2 數(shù)據(jù)發(fā)射狀態(tài)仿真

　　置V_D_SEL 為高，TX_RX 為高，表示現(xiàn)在處于數(shù)據(jù)發(fā)射狀態(tài)。依據(jù)時序關系產(chǎn)生所需的時鐘，復位信號；產(chǎn)生EMIFF 接口數(shù)據(jù)線上的數(shù)據(jù)，模擬OMAP 輸出的發(fā)射數(shù)據(jù)； 模擬產(chǎn)生ADA 使能輸入控制信號AD_DA_ENABLE；SDRAM CAS 信號等等。如下圖所示，ADA_CLK為內(nèi)部產(chǎn)生的6.4M時鐘，輸出作為ad9861的DA轉換的主時鐘。對ADA_CLK的上升沿計數(shù)得到AD9861側的地址ADDRB，當ADDRB為8或0時，產(chǎn)生一DMA中斷，觸發(fā)OMAP通過EMIFF接口把發(fā)射數(shù)據(jù)輸出到EMIFF接口數(shù)據(jù)總線上，每個DMA請求寫8個數(shù)據(jù)，產(chǎn)生8個低脈沖的CAS信號，對CAS的脈沖個數(shù)進行計數(shù)，得到OMAP側地址的低3位，最高位由ADDRB的MSB取反得到，這樣能避免讀寫沖突。DINA為EMIFF接口數(shù)據(jù)線上的數(shù)據(jù)，用CAS延遲信號的下降沿來鎖存DINA，滿足EMIFF的SDRAM寫時序，可以正確地把數(shù)據(jù)寫入到雙口RAM中。DOUTB為輸出給DA的數(shù)據(jù)，同時按照時序要求產(chǎn)生一發(fā)射同步信號TX_SYNC,用來指示發(fā)射的I和Q，用ADA_CLK的上升沿采樣，正好能采樣到DOUTB和TX_SYNC的中間，確保數(shù)據(jù)的穩(wěn)定性。

圖8 數(shù)據(jù)發(fā)射狀態(tài)信號時序

　　4.3 數(shù)據(jù)實測結果

　　記錄的頻譜圖，時域波形圖和星座圖如下，頻譜為250K，跟信號源設置的頻偏一致。時域波形I 落后Q 90 度，且I 的最大值對應于Q 的零點，兩者的正交性得到了保證，星座圖是一個圓同樣證明了這一點。

圖9 接收信號頻譜圖

圖10 接收信號時域波形圖

圖11 接收信號星座圖