3nm后，光罩何去何從？

來源：半導體行業(yè)觀察

因為高性能芯片的需求，芯片制造工藝一直已經在摩爾定律的指導下，推到了3納米，隨之而來的是各種制造挑戰(zhàn)。在semiengineering的這個采訪中，Siemens Digital Industries Software的 MPC?和掩模缺陷管理總監(jiān) Peter Buck?；Hoya?技術戰(zhàn)略高級總監(jiān) Bryan Kasprowicz；和D2S的首席執(zhí)行官 Aki Fujimura就光罩的相關問題進行了討論。

SE：我們真的需要擴展節(jié)點并開發(fā) 3nm?及以上技術嗎？摩爾定律正在終結，還是正在放緩？

Fujimura：是的，至少在半導體市場的高性能計算細分市場中，我們肯定需要每瓦特和每美元更多的計算量。智能家居產品和其他物聯網設備更喜歡更低的成本而不是更高的性能。但天氣預報、比特幣挖掘或深度學習等重度模擬正在推動對 3nm?及以上技術的需求。幸運的是，我們將繼續(xù)擴大規(guī)模，盡管摩爾定律正在發(fā)生變化。該行業(yè)跨學科和競爭對手之間的協作能力至關重要。這樣，行業(yè)才能繼續(xù)取得進步。這是一件好事，因為我們在 D2S?所做的一切都取決于它。我們熱切期待下一代 GPU、CPU、內存、通信芯片等，所有這些都將繼續(xù)按照摩爾定律擴展。對于極紫外 (EUV)?光刻時代的逆光刻技術 (ILT：inverse lithography technology )，多年來我們需要更強大的機器來提供更優(yōu)質的晶圓。即使是現在，我們也可以使用 10?倍以上的計算能力。由于我們需要我們的技術來針對越來越小的幾何形狀，因此計算需求在此基礎上不斷擴大。毫無疑問。我們需要更多的計算能力。

SE：2018?年，三星和臺積電為 7nm?工藝節(jié)點帶來了 EUV?光刻技術?，F在，使用 EUV，芯片制造商正在生產 5nm?的芯片。盡管如此，我們仍然在這里聽到有關mask 3D的消息。那是怎么回事？

Kasprowicz：在 EUV?中，您有反射光學元件。如果你將光垂直于鏡子曝光，它會直接回到 EUV?掃描儀的光學柱中，并且不會擊中晶圓。例如，當您照鏡子時，您看到的是自己的倒影。如果您在反射式光學元件下的 EUV?掃描儀內執(zhí)行此操作，也會發(fā)生同樣的事情。所以在 EUV?中，光線必須以一定角度照射到掩模上。因為你有一個角度，所以 EUV?掩模和吸收器（absorber）的深度和高度很重要。在某些時候，光罩上的吸收器可能會變得太高。在這種情況下，它不僅僅是“X”和“Y”，而是現在您正在查看它的“Z”組件。因此，當您為其添加深度時，您會開始獲得一些所謂的陰影效果。如果這不是問題，我們可能會在 EUV?掩模上使用更厚的吸收器，即使在 7nm?或人們開始實施 EUV?光刻的時候。因此，我們試圖使吸收器盡可能薄，以減輕這些mask 3D?效果。因此，您使用的吸收器越薄，您對這些 3D?效果（例如shadowing, telecentricity和pitch walking等）的影響就越小。但這也有很多其他的含義。具體來說，當您嘗試使用較小的功能進行 OPC（光學鄰近校正）時，這些效果確實會產生影響。隨著音高的收緊，這些情況會變得更糟。但這也有很多其他的含義。具體來說，當您嘗試使用較小的功能進行 OPC（光學鄰近校正）時，這確實會產生影響。

圖 1：EUV?掩模的橫截面。EUV?光以一定角度照射掩模，產生陰影或mask 3D?影響。

SE：今天，芯片制造商正在研發(fā) 3nm?工藝。最初，在 3nm，芯片制造商將繼續(xù)使用現有的具有 0.33?數值孔徑 (NA)?的 EUV?光刻掃描儀。這對 3nm?的 EUV?掩模意味著什么？mask 3D?影響怎么樣？

Hayashi：我們將在這里繼續(xù)使用 0.33 NA EUV。那時，高數值孔徑的 EUV?還沒有準備好使用。基本上，客戶將使用 0.33 NA?的 EUV?雙圖案。因此，在這種情況下，掩模分辨率并不是那么具有挑戰(zhàn)性。但客戶希望提高對比度和圖案保真度。有了這些要求，我們應該選擇更薄的薄膜或吸收體來減少 3D?效果。我們還應該考慮使用相移材料來提高對比度和吞吐量。此時，掩膜類型取決于應用層。例如，相移掩模非常適合接觸孔類型的應用。在這一領域，掩膜制造和掩膜材料在生產技術以及新材料方面都面臨著一些挑戰(zhàn)。

SE：今天，在研發(fā)方面，該行業(yè)正在開發(fā)一種稱為High NA EUV?的下一代 EUV?光刻技術，計劃于 2024/2025?年推出。高數值孔徑 EUV?對光掩模行業(yè)意味著什么？

Fujimura：High-NA EUV?是下一代 EUV?光刻技術，可將數值孔徑 (NA)?增加到 0.55。由于可寫分辨率是波長除以 NA，因此較大的 NA?可以跨制造變化準確地寫入較小的特征。實現此目的的方法之一是使用變形 4X:8X?掩膜。傳統(tǒng)的掩膜是 4X:4X?放大倍率。無論如何，用于High NA EUV?的掩模暴露了晶圓上一半的場大小。用于High NA?的掩模與傳統(tǒng)掩模的物理尺寸相同，以保持掩?；A設施相同。這樣一來，您就可以在掩模商店的同一條生產線上生產傳統(tǒng)掩模和High NA?掩模。

Kasprowicz：目前的想法是，我們應該能夠在早期使用和利用為先進的 0.33 NA EUV?開發(fā)的現有空白材料。正在開發(fā)的現有先進二元或相移掩模應該能夠簡單地轉換為High NA EUV?的起點。集成用于High NA?的掩模解決方案不應進行大量初始開發(fā)工作。
隨著我們可能再增加一個節(jié)點，我們將不得不開始尋找一種替代的多層 EUV blank，以提高telecentricity，減少光線進入鏡面的穿透深度。也許那時也有不同的上限結構。如果需要新的多層，二元 EUV?掩模結構也可能隨時間改變。隨著我們開始縮小特征尺寸，相移 EUV?掩模可能會發(fā)生變化，原因與 0.33 NA?相同。我們可以在那里實施不同的標線增強技術 (RET：reticle enhancement technology )?結構。在大多數情況下，為先進的 0.33 NA EUV?掩模開發(fā)的許多元素應該對High NA?早期階段的很大一部分有用。也許幾年后，我們將不得不考慮對blank進行一些更改。目前仍在討論有關過渡時間的問題。當然，就blank本身而言，事情會變得更加緊張。平整度規(guī)格將變得更加嚴格。粗糙度規(guī)格將變得更加嚴格。然后，您會得到諸如波長在多層反射鏡反射率上的擴散之類的東西。這些事情將不得不變得更加嚴格。

Hayashi：我們正致力于開發(fā)用于二元 EUV?掩模和High NA EUV?相移掩模的新材料。這些材料非常不尋常。例如，對于二元掩模，我們必須為吸收體選擇High k?材料。目前，用于 EUV?掩模的吸收器是基于鉭材料的。對于下一代二元掩模，我們正在研究鎳等其他材料。然后，相移掩模將需low n材料，包括釕或鉑。這些材料基本上很難蝕刻。因此，掩膜生產技術面臨一些重大挑戰(zhàn)。我們也可能需要一種新的掩模制造光刻膠。EUV?光刻也是如此。對于掩模，我們需要更高的分辨率，即使在 4X?掩模上也可能小于 20nm。我們需要一種非常薄的高分辨率掩模光刻膠。它不會是當前材料。也許我們必須使用金屬氧化物類型的材料，就像許多人在 EUV?光刻中尋找的那樣。因此，掩模制造面臨著幾個材料和工藝挑戰(zhàn)。

Buck：掩模寫入器將面臨持續(xù)的壓力，要求他們在不失去現有吞吐量優(yōu)勢的情況下提高分辨率?，F在，我們看到了 30nm?的最小特征尺寸。如果它們要達到 20nm?左右，則需要改進整個掩模成像基礎設施，例如抗蝕劑、掩模寫入器和 MPC（掩模工藝校正），以滿足這些要求。

Hayashi：我對高數值孔徑 EUV?的變形光學很好奇。使用該鏡頭，High NA?使用 4X?和 8X?放大倍率。也許它不會對掩膜制造產生太大影響。但如何衡量或保證掩膜質量是這里的挑戰(zhàn)之一。例如，如何測量斜線寬度，它的角度會與設計的不同。具有變形光學元件的 EUV?航空圖像顯微鏡將有助于更輕松地評估晶圓上的圖像，包括缺陷可印刷性以及不同的放大軸。

Kasprowicz:?高數值孔徑的掃描儀肯定有更好的分辨率。但是缺陷尺寸要求和缺陷規(guī)格變得很小。從掩模blank的角度來看，您需要更好的光學器件來進行光化掩模blank檢測。波長不會改變，但您需要更好的光學器件，并且您可能需要更好的載物臺來實現定位精度。到目前為止，對于 EUV?掩模來說，實現零缺陷是相當困難的。如果您找到它們，數量有限仍然可以。您只需能夠使用 EUV?掩模本身上的基準標記或對齊標記來引用它們。然后，您發(fā)送該信息。這就是毛坯檢測工具的階段精度發(fā)揮作用的地方。一旦發(fā)現缺陷，您必須在合理范圍內，以便客戶在執(zhí)行缺陷緩解計劃時可以找到它們。然后在圖案檢查方面，有一些挑戰(zhàn)。關于變形鏡頭的影響存在一些不確定性。當您查看變形寬銀幕并且有缺陷時，由于放大倍率的差異，您在一個方向上可能比在另一個方向上更寬容。我期望必須做一些廣泛的工作才能真正理解這一點?？赡茉赽lank或圖案檢查期間執(zhí)行原位 AIMS?檢查。當然，了解如何在掩模生產的后期圖案階段對這些缺陷進行表征和分類將是關鍵。當我們談到相移時，它變得更加困難，在那里你有一些與之相關的傳輸和相位。這將與二進制不同，因此需要理解。

Buck：變形成像有許多挑戰(zhàn)。例如，當您在 OPC?和掩模制作之間進行變形縮放時，45°?角會變成傾斜邊緣。曲線結構的變形縮放甚至更加復雜。掩碼線性簽名的效果在“X”和“Y”中是不同的?？赡艽嬖谂c軸相關的掩模精度、線性度和最小特征尺寸規(guī)格。關鍵特征可能會有一個首選軸，這會在一定程度上影響設計方法。如果將 AIMS?用于缺陷可印刷性驗證，則需要變形 AIMS?工具，這會增加生產變形掩模的成本。在變形 EUV AIMS?工具可用之前，缺陷可印刷性模擬可能在這里起到臨時解決方案的作用。

封面圖片來源：半導體行業(yè)觀察

免責聲明：該文章系轉載，登載該文章目的為更廣泛的傳遞市場信息，文章內容僅供參考。

如有內容圖片侵權或者其他問題，請聯系半導體芯科技進行刪除。
?

　　審核編輯：鄢孟繁