JESD204B標(biāo)準(zhǔn)提供一種將一個(gè)或多個(gè)數(shù)據(jù)轉(zhuǎn)換器與數(shù)字信號(hào)處理器件接口的方法（通常是ADC或DAC與FPGA接口），相比于通常的并行數(shù)據(jù)傳輸，這是一種更高速度的串行接口。
2024-03-20 11:33:34
34 
轉(zhuǎn)換誤差率(CER)的時(shí)域應(yīng)用。AD9213具有16通道JESD204B接口，以支持最大帶寬能力。AD9213實(shí)現(xiàn)了動(dòng)態(tài)范圍和線性度性能，同時(shí)功耗小于4.6 W（
2024-03-07 15:54:36
描述LTC?2122 是一款兩通道、同時(shí)采樣 170Msps、14 位 A/D 轉(zhuǎn)換器，其具有串行 JESD204B 輸出。該器件專為對(duì)高頻、寬動(dòng)態(tài)范圍信號(hào)進(jìn)行數(shù)字化處理而設(shè)計(jì)。它非常適合于要求苛刻
2024-03-01 10:48:57
AD6673BCPZ-250 特性JESD204B Subclass 0或Subclass 1編碼串行數(shù)字輸出信噪比(SNR)：71.9 dBFS（185 MHz AIN，250
2024-02-28 19:55:42
AD9083BBCZ AD9083BBCZ 特性1.0 V 和 1.8 V 電源供電125 MHz 可用模擬輸入頻寬采樣率高達(dá) 2 GSPS100 MHz 帶寬中的噪聲頻譜密度= ?145 dBFS/Hz，2.0 GSPS 編碼SNR = 66 dBFS（100 MHz 帶寬），2.0 GSPS 編碼SNR = 82 dBFS（15.6
2024-02-27 19:15:07
AD9689BBPZ-2600 是一款雙通道、14位、2.0 GSPS/2.6 GSPS模數(shù)轉(zhuǎn)換器(ADC)。該器件內(nèi)置片內(nèi)緩沖器和采樣保持電路，專門針對(duì)低功耗、小尺寸和易用性而設(shè)計(jì)。該產(chǎn)品設(shè)計(jì)支持通信應(yīng)用，能夠?qū)崿F(xiàn)高達(dá)5 GHz的寬帶寬模擬信號(hào)直接采樣。ADC輸入的?3 dB帶寬為9 GHz。AD9689針對(duì)寬輸入帶寬、高采樣速率、出色的線性度和
2024-02-27 19:13:27
國(guó)芯思辰SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，PLL2的14個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯設(shè)備。SYSREF
2024-02-19 09:41:40
信號(hào)的應(yīng)用。該套件具有 8 通道、24.75 Gbps JESD204C 或 15.5 Gbps JESD204B 數(shù)據(jù)接收器 (JRx) 端口、片內(nèi)時(shí)鐘乘法器和數(shù)
2024-02-16 17:16:40
的應(yīng)用。該套件具有 8 通道、24.75 Gbps JESD204C 或 15.5 Gbps JESD204B 數(shù)據(jù)接收器 (JRx) 端口、片內(nèi)時(shí)鐘乘法器和數(shù)字
2024-01-04 20:01:43
的任務(wù)。
問：JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？
答：ADC的總延遲表示其輸入一個(gè)模擬樣本、處理、并從器件輸出數(shù)字信號(hào)所需的時(shí)間。類似地，DAC的總延遲表示從數(shù)字
2024-01-03 06:35:04
芯片上JESD204B協(xié)議對(duì)應(yīng)的引腳（SYSREF、SYNCINB和SERDOUT）與ZYNQ7015芯片中的JESD204 IP核的端口對(duì)應(yīng)相連。
2023-12-15 07:14:52
大家好，JESD204B協(xié)議已讓單板多片AD采樣同步變得更容易了，想請(qǐng)教下，如何做到多板間的AD采樣同步啊，有沒有什么好的思路啊。
還有AD6688的采樣時(shí)鐘頻率范圍為2.5G~3.1G，芯片支持
2023-12-12 08:27:58
8位數(shù)用 lane0 傳輸，采樣點(diǎn)的低8位數(shù)用 lane1傳輸，如附件所示。但我在
JESD204B的協(xié)議中并沒有找到這種映射方式。
請(qǐng)問您那里有沒有數(shù)據(jù)映射相關(guān)的詳細(xì)資料？我需要知道數(shù)據(jù)在串行通路上的確切映射信息，因?yàn)槲倚枰獙懡邮斩说某绦颉?/div>
2023-12-12 08:22:45
使用AD9680時(shí)遇到一個(gè)問題，AD9680采樣率為1Gsps，JESD204B IP核的GTX參考時(shí)鐘為250MHz，參數(shù)L=4，F(xiàn)=2，K=32，線速率為10Gbps，使用的為SYSREF
2023-12-12 08:03:49
我使用的是KC705板卡，調(diào)用了里面JESD204B的IP核，使用模式為interpolation值為4,4條鏈路，DAC頻率為2.5GHZ，通道速度為6.25GHZ，出現(xiàn)的問題是：
幀同步過(guò)程
2023-12-12 07:28:25
用單片AD9690采集數(shù)據(jù)給FPGA，不要求確定延遲，因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是這種模式下，對(duì)于AD9690的SYSREF±的輸入管腳怎么處理？以及AD9690工作在subclass 0 模式下還有沒有其他要注意的地方？
2023-12-12 06:16:08
模數(shù)轉(zhuǎn)換器AD9625的評(píng)估板AD-FMCADC3-EBZ能不能和賽靈思的Virtex7系列FPGA開發(fā)板連接，我看到他們都具備JESD204B接口，物理接口上能直接連嗎？還是說(shuō)需要在使用轉(zhuǎn)換接口來(lái)連接？
2023-12-08 08:25:12
最近在使用AD9144芯片，調(diào)試JESD204B接口出現(xiàn)了一些問題，暫時(shí)沒有頭緒，期盼能得到各位的指點(diǎn)。
AD9144的主要配置如下：8條JESD204B鏈路，subclass1，速率為
2023-12-08 06:00:25
老是顯示錯(cuò)誤如下：
root@analog:~# [15.459970] axi-jesd204-rx 84aa0000.axi-jesd204-rx: Lane 0 desynced
2023-12-07 07:09:20
你好，因?yàn)轫?xiàng)目需要，要做一塊數(shù)據(jù)采集和發(fā)生板，接口支持JESD204B，時(shí)鐘我選用了AD9523-1，電路我參考FMC-DAQ2開發(fā)板，舍棄了PLL1，直接在OSC_IN接入125M時(shí)鐘作參考，輸出
2023-12-06 07:48:32
的AD9162-FMX-EBZ板子，看到的現(xiàn)象是SYSREF信號(hào)一直為高，CGS測(cè)試信號(hào)不完全拉高，每次重新配置時(shí)拉高的lane通道數(shù)還不一樣。其界面設(shè)置如下圖所示。FPGA的使用是條用的xilinx的JESD204 IP核。
FPGA抓到的SYNC信號(hào)與SYSREF信號(hào)如下圖所示：
2023-12-05 08:23:30
使用內(nèi)部PLL，輸入?yún)⒖碱l率為100MHz。在采樣率時(shí)鐘設(shè)置為1GHz時(shí)，DAC的JESD204B鏈路能建立，但是當(dāng)頻率改為1.5GHz時(shí)，SYNC一直為低。其他相關(guān)寄存器都已經(jīng)修改，serdes
2023-12-05 08:17:30
9680測(cè)試評(píng)估中遇到問題：
按照數(shù)據(jù)手冊(cè)中的配置步驟，關(guān)斷鏈路，通過(guò)0x570和0X56E寄存器快速配置JESD204B，鏈路上電后，電路鎖相環(huán)無(wú)法鎖定，204B無(wú)法正常輸出數(shù)據(jù)。
2023-12-05 08:04:26
Jesd 無(wú)法連接到的問題已經(jīng)配置了 AD9173 。模式為 8, 主要的內(nèi)插是 x12, 通道內(nèi)插是 x1. DAC PLL 鎖定在 12GHz, 雙鏈接, L=4. 。 Reg0X281 中
2023-12-05 08:04:04
請(qǐng)問AD9625的寄存器需要如何設(shè)置才能打開時(shí)間戳的功能？
按照數(shù)據(jù)手冊(cè)我將寄存器0x072設(shè)置為0x8B,將0x08A設(shè)置為0x22.數(shù)據(jù)經(jīng)過(guò)Xilinx FPGA的JESD204B IP核，但
2023-12-05 07:33:36
, 0x00; / SYSREF 窗口)
SendCmdToAD9689(ADCSCel, 0x0571, 0x15); // JESD204B 連接下方電源
SendCmdToAD9689(ADCSCel
2023-12-05 07:30:47
近期在使用AD9162時(shí)，配置的模式不成功，測(cè)試時(shí)鐘CLK發(fā)現(xiàn)，CLK±單端信號(hào)共模電壓接近0V，手冊(cè)上是0.6V，但測(cè)試9162-FMC-EZB參考板上的CLK也是共模電壓為0V，請(qǐng)問這個(gè)會(huì)有什么影響嗎？
我們現(xiàn)在測(cè)試配置JESD204B接口模式不正確，不確定是否CLK的影響？
2023-12-05 06:14:24
我在使用AD9163的時(shí)候遇到JESD204B的SYNC信號(hào)周期性拉低。通過(guò)讀寄存器值如圖，發(fā)現(xiàn)REG470和REG471都為0xFF，而REG472始終為0.不知有誰(shuí)知道是什么原因？該如何解
2023-12-04 07:30:17
AD9164 JESD204B接口的傳輸層是如何對(duì)I/Q數(shù)據(jù)進(jìn)行映射的
2023-12-04 07:27:34
大佬好，小弟最近在調(diào)試AD9136芯片，遇到一個(gè)問題，如下：
1.我使用的是9136模式11，單鏈路模式，使用一個(gè)JESD204+一個(gè)JESD204 PHY，我將JESD204的tx_charisk
2023-12-04 07:14:58
直接輸出4G給DAC的clk的，內(nèi)部[size=200%]PLL關(guān)閉，nco旁路，所有內(nèi)插均為1，jesd204B選擇模式20。
2023-12-04 06:56:33
在AD9680和AD9690數(shù)據(jù)手冊(cè)上，寫著它們[size=200%]支持的最小通道線率是3125Mbps，但是在JESD204B標(biāo)準(zhǔn)手冊(cè)寫著最小通道線率是312.5Mbps。
我疑惑這是數(shù)據(jù)手冊(cè)的錯(cuò)誤，還是AD9680和AD9690這兩款芯片支持的最低通道線率確實(shí)時(shí)3125Mbps
2023-12-01 07:57:58
我們用的 AD9690-500，500M采樣速率， 想配置為全帶寬模式，2 Lanes， 為啥 ADC的輸出通道沒反應(yīng)，K字符都不發(fā)送。請(qǐng)問這種配置模式需要寄存器如何配置？ 出現(xiàn)這種問題可能的原因？ 謝謝！
2023-12-01 07:13:46
你好：使用AD9694的DDC出現(xiàn)以下問題，我配置的480MHz采樣率，兩倍抽取，JESD204B模式6，real輸入，real輸出，0_Hz模式。 我不灌信號(hào)做fft顯示實(shí)數(shù)，中間有一個(gè)60MHz
2023-12-01 06:29:23
作者：Ian Beavers，ADI公司應(yīng)用工程師 JESD204B串行數(shù)據(jù)鏈路接口針對(duì)支持更高速轉(zhuǎn)換器不斷增長(zhǎng)的帶寬需求而開發(fā)。作為第三代標(biāo)準(zhǔn)，它提供更高的通道速率最大值(每通道高達(dá)12.5
2023-11-28 14:24:47
0 電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸層介紹.pdf》資料免費(fèi)下載
2023-11-28 10:43:310 在各種應(yīng)用中（從通信基礎(chǔ)設(shè)施到儀器儀表），對(duì)系統(tǒng)帶寬和分辨率的更高要求促進(jìn)了將多個(gè)數(shù)據(jù)轉(zhuǎn)換器以陣列形式連接的需求。設(shè)計(jì)人員必須找到低噪聲、高精度解決方案，才能為使用普通JESD204B串行數(shù)據(jù)轉(zhuǎn)換器接口的大型數(shù)據(jù)轉(zhuǎn)換器陣列提供時(shí)鐘和同步。
2023-11-27 17:25:400 前言TSW14J57EVM數(shù)據(jù)采集/圖形發(fā)生器：具有 16 個(gè) JESD204B 通道 (1.6-15Gbps) 的數(shù)據(jù)轉(zhuǎn)換器 EVM提示：以下是本篇文章正文內(nèi)容，下面案例可供參考一
2023-11-21 15:05:23
500Msps 14-bit JESD204B 72-Pin VQFN EP TrayProduct Technical SpecificationsEU RoHSCompl
2023-11-07 19:20:52
1.3Gsps 14-bit JESD204B 64-Pin LFCSP EP TrayProduct Technical SpecificationsECCN (US)3A
2023-11-07 19:19:38
14-bit JESD204B 64-Pin LFCSP EP Tray Product Technical SpecificationsECCN (U
2023-11-07 19:17:50
14-bit JESD204B 64-Pin LFCSP EP Tray Product Technical SpecificationsEU RoH
2023-11-07 19:01:53
電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9094: 8-Bit, 1 GSPS, JESD204B, Quad Analog-to-Digital Converter Data Sheet相關(guān)產(chǎn)品
2023-10-17 19:13:59
電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有AD9207
2023-10-16 19:02:55
LogiCORE IP JESD204內(nèi)核實(shí)現(xiàn)了一個(gè)JESD204B接口，使用GTX、GTH、GTP或GTY（僅限UltraScale和UltraScale+）收發(fā)器在1至8個(gè)通道上支持1至12.5
2023-10-16 10:57:17358 
電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9694-EP: 14比特、500 MSPS、JESD204B、“四向數(shù)字轉(zhuǎn)換器”強(qiáng)化產(chǎn)品數(shù)據(jù)表相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有AD9694-EP: 14比特
2023-10-09 19:12:15
電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次對(duì)數(shù)字轉(zhuǎn)換器數(shù)據(jù)表相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有AD9694S: 14-Bit
2023-10-08 16:48:36
電子發(fā)燒友網(wǎng)站提供《一種基于JESD204B的射頻信號(hào)高速采集系統(tǒng).pdf》資料免費(fèi)下載
2023-09-14 11:14:071 AD9144是一款支持jesd204b協(xié)議高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的評(píng)估板(Evaluation Board)，它是主要由AD9144,AD9516,與PIC16F單片機(jī)組成的系統(tǒng)。
2023-09-13 09:20:22996 
評(píng)估板 14位，1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B，雙模數(shù)轉(zhuǎn)換器
2023-09-03 10:27:10
和時(shí)域應(yīng)用。AD9213具有16通道JESD204B接口，以支持最大帶寬能力。AD921 3實(shí)現(xiàn)動(dòng)態(tài)范圍和線性性能，同時(shí)典型功耗
2023-08-29 16:05:550 、JESD204B、Serial Rapid I/O*、通用公共射頻接口 (CPRI) 和 IEEE 1588 等協(xié)議。
2023-07-29 10:41:27823 
產(chǎn)品概況： SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，PLL2的14個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng)7
2023-07-25 17:06:53
本文旨在提供發(fā)生 JESD204B 鏈路中斷情況下的調(diào)試技巧簡(jiǎn)介
2023-07-10 16:32:03802 
? 全芯時(shí)代，國(guó)產(chǎn)好芯不定期推薦。今日為大家介紹一款國(guó)產(chǎn)超低噪聲時(shí)鐘調(diào)節(jié)器，pin to pin替代TI的LMK04828 一、概述 該芯片是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B
2023-06-25 10:15:26324 該芯片是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和 SYSREF 時(shí)鐘時(shí)，PLL2 的 14 個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng) 7 個(gè)JESD204B 轉(zhuǎn)換器或其他邏輯設(shè)備。
2023-06-25 10:13:46848 SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，PLL2的14個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯設(shè)備。
2023-06-21 15:11:14508 
SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，PLL2的14個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯設(shè)備。SYSREF可以使用直流和交流耦合來(lái)提供。不僅限于JESD204B應(yīng)用，14個(gè)輸出均可單獨(dú)配置為傳統(tǒng)高性能時(shí)鐘系統(tǒng)輸出。
2023-06-21 15:10:58608 
SYSREF計(jì)時(shí)校準(zhǔn)▲樣片標(biāo)記時(shí)間戳■JESD204B串行數(shù)據(jù)接口：▲支持子類0和1▲最大通道速率：12.8Gbps▲多達(dá)16個(gè)通道可降低通道速率■雙通道模式下的數(shù)字下變頻器：▲實(shí)際輸出：DDC旁路或
2023-06-16 14:37:21
HMC7043是一種高性能時(shí)鐘緩沖器，用于為具有并行或串行（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器分配超低相位噪聲參考。
2023-05-31 10:47:571636 您的PCB可以處理高達(dá)12.5Gbps的速度嗎，感到驚訝，對(duì)嗎？JESD204B標(biāo)準(zhǔn)為串行接口提供高達(dá)12.5Gbps的比特率。這種升級(jí)允許設(shè)計(jì)人員在FPGA/ASIC上使用更少的收發(fā)器，從而減少
2023-05-26 14:50:57608 
JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本，適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進(jìn)行高速數(shù)據(jù)采集設(shè)計(jì)，您會(huì)聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比，這一較新的版本具有顯著的優(yōu)勢(shì)，因?yàn)樗ǜ?jiǎn)單的布局和更少的引腳數(shù)。
2023-05-26 14:49:31361 
大部分的ADC和DAC都支持子類1，JESD204B標(biāo)準(zhǔn)協(xié)議中子類1包括：傳輸層，鏈路層，物理層。在少部分資料中也會(huì)介紹含有應(yīng)用層，應(yīng)用層是對(duì)JESD204B進(jìn)行配置的接口，在標(biāo)準(zhǔn)協(xié)議中是不含此層，只是為了便于理解，添加的一個(gè)層。
2023-05-10 15:52:551373 
Cadence Allegro 之一。
4，具有高速數(shù)據(jù)傳輸及模數(shù)轉(zhuǎn)換設(shè)計(jì)和經(jīng)驗(yàn)者優(yōu)先，包括基于LVDS或JESD204B 接口的高速ADC/DAC 、DDR3\\4 和千兆以太網(wǎng)等模塊的設(shè)計(jì)與布線。
5
2023-04-28 09:38:20
大俠好，阿Q來(lái)也，今天是第二次和各位見面，請(qǐng)各位大俠多多關(guān)照。今天給各位大俠帶來(lái)一篇項(xiàng)目開發(fā)經(jīng)驗(yàn)分享“基于JESD204B的LMK04821芯片項(xiàng)目開發(fā)”第二篇，這是本人實(shí)打?qū)嵉捻?xiàng)目開發(fā)經(jīng)驗(yàn)，希望
2023-04-20 16:59:00
LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動(dòng)清除器，可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型JESD204B系統(tǒng)（以LMK04821系列器件作為時(shí)鐘解決方案）的高級(jí)方框圖。
2023-04-18 09:25:30918 
數(shù)模轉(zhuǎn)換器- DAC Dual, 16-b 2.8Gsps DAC,10.6Gbps JESD204B
2023-04-06 17:44:13
我在 avoinics 產(chǎn)品上使用 LS1028A 處理器。當(dāng)前項(xiàng)目不需要 GPU。我計(jì)劃使用 PBI 命令關(guān)閉 GPU。我的問題是關(guān)于驗(yàn)證 GPU 是否真的關(guān)閉。你能建議一種我可以用來(lái)驗(yàn)證 GPU 是否確實(shí)關(guān)閉的機(jī)制嗎？這是認(rèn)證所必需的。
2023-03-31 07:45:18
JESD207 FOR LATTICEECP3
2023-03-30 12:02:10
Lattice Programmable Products LatticeCORE? License
2023-03-30 12:02:09
JESD207 FOR LATTICEECP3
2023-03-30 12:01:20
IP INTERFACE DATA-LOGIC ECP3
2023-03-30 12:01:18
EVALBOARDAD9234-1000JESD204B
2023-03-30 11:46:29
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論