當(dāng)你使用3.3V的單片機的時候，電平轉(zhuǎn)換就在所難免了，經(jīng)常會遇到3.3轉(zhuǎn)5V或者5V轉(zhuǎn)3.3V的情況，這里介紹一個簡單的電路，他可以實現(xiàn)兩個電平的相互轉(zhuǎn)換。
2020-05-03 16:00:00
21469 
本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。 下面詳細(xì)介紹第二部分：不同邏輯電平之間的互連。 1、LVPECL的互連 1.1、LVPECL到CML的連接 一般情況下
2020-12-20 11:49:3120435 
本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長，分為兩部分：第一部分是同種邏輯電平之間的互連，第二部分是不同種邏輯電平之間的互連。 下面詳細(xì)介紹第一部
2020-12-20 11:39:5935577 
協(xié)議轉(zhuǎn)換器設(shè)計中使用 TLK10232 的方法。本文我們將回過頭來了解如何在 LVPECL、VML、CML、LVDS 和子 LVDS 接口之間轉(zhuǎn)換。系統(tǒng)當(dāng)前包含 CML 與 LVDS 等各種接口標(biāo)準(zhǔn)
2018-09-13 14:28:38
LVPECL(低壓正射極耦合邏輯)是一種輸入輸出(I/O)技術(shù)，從半導(dǎo)體工藝無法集成高性能P 型設(shè)備與高性能N 型設(shè)備起就已出現(xiàn)。因此，在隨后的HCSL 和LVDS等高速接口中，需要外部無源器件來
2019-07-08 07:05:43
SiTime晶振采用全硅的MEMS技術(shù)，由兩個芯片堆棧起來，下方是CMOS PLL驅(qū)動芯片，上方則是MEMS諧振器，以標(biāo)準(zhǔn)QFN IC封裝方式完成。封裝完成之后，進(jìn)行激光打標(biāo)環(huán)節(jié)，黑色晶振表面一般打
2017-04-06 14:22:11
SiTime的產(chǎn)品包括高性能差分振蕩器、擴頻振蕩器、壓控振蕩器和多組輸出式時脈產(chǎn)生器，服務(wù)于容錯云端儲存器、企業(yè)服務(wù)器、10兆以太網(wǎng)交換機等高性能電子系統(tǒng)，及數(shù)碼相機、LCD高清晰電視、多功能打印機等大批量消費電子。
2019-10-29 09:01:18
模式之外,剩下的參數(shù)就和普通有源晶振差不多了.目前市場主流差分晶振都是6腳貼片封裝,常見的尺寸有7050和5032,當(dāng)然SiTime還可以提供更小的3225封裝體積.3,差分晶振的好處:①能夠很容易
2016-07-16 16:08:15
本篇主要介紹常用的差分邏輯電平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
2021-07-17 19:37:39
NB7V33MMNGEVB，差分時鐘分頻器評估板。 NB7V33M是一個4分頻時鐘分頻器，具有異步復(fù)位功能。差分時鐘輸入包含內(nèi)部50歐姆端接電阻，可接受LVPECL，CML和LVDS邏輯電平
2019-02-21 09:44:22
及特點，通分為以下幾類：普通晶振、溫補晶振、壓控晶振、溫控晶振等。 晶振用一種能把電能和機械能相互轉(zhuǎn)化的晶體在共振的狀態(tài)下工作，以提供穩(wěn)定，精確的單頻振蕩。在通常工作條件下，普通的晶振頻率絕對精度
2013-10-25 15:56:33
我在使用AD7768的過程中，clk_sel拉高，使用外部晶振或者LVDS，使用LVDS的時候采樣正常，但是用無源晶振的時候晶振無法起振，是不是除了clk_sel拉高之外還需要什么設(shè)置才會使用外部晶振
2023-12-11 08:22:54
我需要試用AD9106輸出鋸齒波，輸出波形頻率小于2KHz，原理圖根據(jù)官網(wǎng)提供的Datasheet來設(shè)計的，只是將時鐘源改為了180MHz的LVDS晶振，該晶振所輸出的差分信號幅度大約為80mV左右
2018-08-20 06:30:21
各位專家好：近期在用AD9680做設(shè)計，資料中有提及時鐘輸入兩種耦合方式：差分CML或者差分LVDS，現(xiàn)請問如果時鐘為差分LVPECL的話，交流耦合如何接入呢，外部器件參數(shù)如何選擇，盼復(fù)為謝?。?！
2023-12-01 15:25:52
ADCLK946輸出為LVPECL，是否可以直接給AD9739作為時鐘驅(qū)動LVDS，在LVPECL轉(zhuǎn)至LVDS電路設(shè)計上有需要注意的么？目前調(diào)試過程中，DAC失鎖，懷疑時鐘的輸入幅度不滿足
2019-01-03 10:41:18
比較器ADCMP606是CML差分電平輸出，這里我只想用到CML的正極作為輸出，負(fù)極接地，請問這樣做是否可行？
2023-11-23 08:05:04
ASCII-十六進(jìn)制相互轉(zhuǎn)換 VI源碼，僅供參考，如有錯誤歡迎指正！
2020-10-26 10:59:27
NB7V32MMNGEVB，差分時鐘分頻器評估板。 NB7V32M是一個差分2分頻時鐘分頻器，具有異步復(fù)位功能。差分時鐘輸入包含內(nèi)部50歐姆端接電阻，可接受LVPECL，CML和LVDS邏輯電平
2019-02-20 09:41:47
PADS9.5 LOGIC 與 OrCad 原理圖相互轉(zhuǎn)換,可以么?前面有看到pads2004和orcad的轉(zhuǎn)換,不過,9.5的不知道怎么轉(zhuǎn)換?那位高人,幫需要此相關(guān)信息的新手,指點一下啊~~~最好是圖字說明一下,如果一些輔助軟件,最好有下載地址~~跪求~~~~~~~~~~~~~~~~~~
2013-06-04 12:19:13
經(jīng)常會有朋友由于各種因素需要將PADS文件和PROTEL文件相互轉(zhuǎn)換,下面介紹一下轉(zhuǎn)換方法：一、PROTEL文件轉(zhuǎn)換PADS使用Protel PCB TO PADS Layout
2011-09-21 11:03:34
SiT9122是一個高度靈活，高頻率，可編程的 差分振蕩器，支持LVPECL和LVDS輸出信號類型。
2019-09-12 09:12:25
UNICODE與GBK的相互轉(zhuǎn)化，在一些應(yīng)用場景可能只有UNICODE編碼然后中文形式顯示在LCD屏上，這時可能需要轉(zhuǎn)換為GBK編碼。GBK與UNICODE沒有直接對應(yīng)的關(guān)系，通過查表方式將兩者聯(lián)系起來，具體實...
2022-01-12 06:58:13
的元器件也隨之向小型化方向發(fā)展。而晶振作為電路的“心臟”，首當(dāng)其沖要小體積、高精度，高性能、低成本，抗震好，品質(zhì)一致性強，而這些特性恰恰是SiTime晶振自身的特點：1、靈活配置性—1-625MHz任意頻率
2017-09-07 14:44:24
ADC轉(zhuǎn)換過程：取樣保持、量化和編碼。 1） 采樣保持：模擬電子開關(guān)S在采樣脈沖CPS的控制下重復(fù)的開關(guān)。S接通時，ui（t）對C充電，為采樣過程；S斷開時，C上的電壓保持不變，為保持過程
2023-03-16 18:06:43
有源差分晶振（LVDS/LVPECL輸出）專業(yè)提供各類石英晶體頻率元件；1，SPXO可提供SMD7050，5032，3225，全尺半尺型，頻率不限，可根據(jù)客戶要求定制；2，TCXO專注推廣GPS
2011-03-29 21:10:52
采用的差分晶振電路，原理圖如圖所示。在上電測試中，晶振供電3.3V沒問題，地也沒問題。但是在放上晶振SIT9102后，引腳的電壓發(fā)生變化，用萬用表測得不再是原來的3.3V，而是1.258V。有哪位
2018-12-19 16:16:37
晶帆電子【CBEC】： 低壓差分信號傳輸晶體振蕩器（LVDS，LV-PECL輸出），頻率范圍：30MHz~2000MHz；工作電壓：1.8V，2.5V，3.3V，Low JitterSTM32專用
2012-10-13 13:34:13
您好，千兆以太網(wǎng)轉(zhuǎn)與HSPI接口相互轉(zhuǎn)換的范例有沒？UDP下轉(zhuǎn)換帶寬有多少？能否跑滿千兆以太網(wǎng)，謝謝！
2022-06-20 06:05:46
：
由于不希望增加時鐘管理芯片增加成本，可否直接使用低抖動的有源晶振 2v5/3v3的輸出如圖連接？
或者 ，可否直接使用LVPECL輸出的有源晶振交流耦合至AD的時鐘引腳？
2023-12-22 06:29:38
本文我們將回過頭來了解如何在 LVPECL、VML、CML、LVDS 和子 LVDS 接口之間轉(zhuǎn)換。系統(tǒng)當(dāng)前包含 CML 與 LVDS 等各種接口標(biāo)準(zhǔn)。理解如何正確耦合和端接串行數(shù)據(jù)通道或時鐘通道
2022-11-21 07:59:56
如何實現(xiàn)了SPI／ASI的相互轉(zhuǎn)換？
2021-06-08 06:32:48
請問一下如果ad9680的clk和sysref信號采用
lvpecl格式輸入，交流耦合的話前端網(wǎng)絡(luò)如何設(shè)計。查看官方文檔發(fā)現(xiàn)只
介紹了
cml和
lvds的交流耦合
模式，并沒有提到
lvpecl的交流耦合問題，希望版主或者設(shè)計過的大能給解決解決?。?/div>
2023-12-06 06:31:06
很慚愧，俺對基礎(chǔ)的東西不是很了解，數(shù)字 1和字符 ‘1’ 怎么相互轉(zhuǎn)換 ，因為在LCD1602和TFT彩屏顯示涉及到相互轉(zhuǎn)換，總是弄不清楚，請大蝦給科普下，‘0’是代表字符 0 嗎？
2014-05-26 11:22:18
很慚愧，俺對基礎(chǔ)的東西不是很了解，數(shù)字 1和字符 ‘1’ 怎么相互轉(zhuǎn)換 ，因為在LCD1602和TFT彩屏顯示涉及到相互轉(zhuǎn)換，總是弄不清楚，請大蝦給科普下，‘0’是代表字符 0 嗎？為什么 1+‘0’ 就轉(zhuǎn)換為字符1了呢？字符1又怎么轉(zhuǎn)換為數(shù)字1呢
2020-03-13 03:59:39
射頻信號與藍(lán)牙信號和wifi信號兩者間是否可以相互轉(zhuǎn)換
2018-05-19 16:07:22
晶振用一種能把電能和機械能相互轉(zhuǎn)化的晶體在共振的狀態(tài)下工作，以提供穩(wěn)定，精確的單頻振蕩。松季電子介紹在通常工作條件下，普通的晶振頻率絕對精度可達(dá)百萬分之五十。高級的精度更高。有些晶振還可以由外加
2013-11-25 16:19:10
LVDS擴頻輸出。RS2CG5705B被配置為選擇擴展和時鐘選擇。使用鎖相環(huán)（PLL）技術(shù)，該電路采用25MHz的晶體輸入，并在100MHz和200MHz的時鐘頻率下產(chǎn)生4對差分輸出（HCSL）。它還
2024-01-24 17:31:16
本帖最后由 eehome 于 2013-1-5 10:03 編輯
大家都在用什么晶振呀？有用sitime硅晶振的嗎，給小弟介紹一下，聽說不錯，謝謝。
2011-07-18 15:54:46
專業(yè)提供各類石英晶體頻率元件；1，SPXO可提供SMD7050，5032，3225，全尺半尺型，頻率不限，可根據(jù)客戶要求定制；2，TCXO專注推廣GPS產(chǎn)品應(yīng)用的產(chǎn)品3，差分有源晶體振蕩器，專注
2011-03-29 20:50:35
初步設(shè)想是LVDS輸出端AC耦合，HCSL輸入端用端接電阻加偏置。目前HSCL的供電端是0.8V。想問一下這個電平轉(zhuǎn)換電路具體怎么實現(xiàn)呢，還有LVDS的差分峰峰值是能夠滿足HCSL的輸入要求的吧？
2021-08-19 14:50:00
本文將詳細(xì)討論USB總線信號與 RS485總線信號是如何相互轉(zhuǎn)換的？及PC機終端應(yīng)用軟件對USB接口芯片的各種操作。在此基礎(chǔ)上用戶可以根據(jù)不同需求，在終端應(yīng)用軟件中自行設(shè)計通信協(xié)議。
2021-04-09 06:07:52
采用的差分晶振電路，原理圖如圖所示。在上電測試中，晶振供電3.3V沒問題，地也沒問題。但是在放上晶振SIT9102后，引腳的電壓發(fā)生變化，用萬用表測得不再是原來的3.3V，而是1.258V。有哪位
2019-01-09 18:14:47
采用的差分晶振電路，原理圖如圖所示。在上電測試中，晶振供電3.3V沒問題，地也沒問題。但是在放上晶振SIT9102后，引腳的電壓發(fā)生變化，用萬用表測得不再是原來的3.3V，而是1.258V。有哪位
2019-03-08 09:21:37
我在使用AD7768的過程中，clk_sel拉高，使用外部晶振或者LVDS，使用LVDS的時候采樣正常，但是用無源晶振的時候晶振無法起振，是不是除了clk_sel拉高之外還需要什么設(shè)置才會使用外部晶振
2018-08-03 08:05:09
請問ADF4350輸出能直接驅(qū)動LVDS嗎，或者和別的電平能匹配嗎，能不能用DC耦合驅(qū)動CML或者LVPECL 或者LVDS的電平？
2018-12-12 09:10:29
CAD EAGLE和protel的電路圖能相互轉(zhuǎn)換嗎？怎么轉(zhuǎn)換？ 會對電路有影響嗎？謝謝！
2011-04-02 18:00:44
增加時鐘管理芯片增加成本，可否直接使用低抖動的有源晶振 2v5/3v3的輸出如圖連接？ 或者 ，可否直接使用LVPECL輸出的有源晶振交流耦合至AD的時鐘引腳？
2018-11-02 09:25:09
。在選用晶振時，要考慮到電路需要的晶振輸出類型，一般分電平輸出和差分輸出；電平輸出：CMOS是最常用的一種輸出類型，而差分輸出：LVPECL，LVDS常用差分輸出類型。不同的輸出類型之間可不隨便變換
2016-07-01 14:34:10
SJK-S7B0000M3C0420F5-7050HCSL輸出差分晶振200mhz
2022-06-27 10:07:38
YSV220PR 壓控差分晶振VCXO*10-1500MHz超寬頻率范圍，頻率任意編程，并精確輸出到小數(shù)點后6位*可編程晶振不僅交期具有優(yōu)勢，就頻率而言，可編程晶振更是擁有靈活的可編程性質(zhì)*應(yīng)用于
2022-10-20 18:01:37
HEX文件和BIN文件相互轉(zhuǎn)換的軟件:
2009-09-13 15:28:40
374 1. 說明 Lontium LT2911R-D 是一款高性能轉(zhuǎn)換器，可在 MIPI DSI/CSI-2/雙端口 LVDS 和 TTL 之間相互轉(zhuǎn)換，LT2911R-D 不支持 24 位
2022-12-26 15:39:59
可編程差分振蕩器1.150-2100MHz超寬頻率范圍，頻率任意編程，并精確輸出到小數(shù)點后6位2.交期靈活3.超低抖動：0.15ps typ.4.輸出類型豐富(LVDS、LVPECL、HCSL
2023-07-14 13:42:20
有源晶振(新品)1.可兼容多種電壓(1.8V-3.3V)2.適用于高溫環(huán)境(-40~+85℃) 可選+125℃3.輸出類型豐富(LVDS、LVPECL、HCSL)4.超低抖動（0.15ps typ. ），抗震性強
2023-07-14 13:42:21
可編程壓控晶振(新品)1.可兼容多種電壓(1.8V-3.3V)2.寬牽引范圍3.輸出種類豐富(LVDS、LVPECL、HCSL、CML)4.超低抖動，抗震性強
2023-07-14 13:42:22
LVDS、PECL和CML介紹隨著高速數(shù)據(jù)傳輸業(yè)務(wù)需求的增加，如何高質(zhì)量地解決高速IC芯片間的互連變得越來越重要。低功耗及優(yōu)異的噪聲性能是有待解決的主要問題。芯
2010-04-10 10:02:5434 (0 V to 4 V) receivers, allowing for the receipt of LVDS, LVPECL, and CML signals. The dual outputs are LVPECL drivers to provide high-spee
2010-08-26 16:06:5927 LVDS/LVPECL/HCSL DXO13.5 to 200MHzPhase Jitter: 0.1ps（typ.)±25ppm @ -40~﹢85℃
2024-03-21 18:29:42
LVDS/PECL/HCSL/CML DXO150 to 2100MHzPhase Jitter: 0.15ps（typ.)可編程特色系列、快速交付
2024-03-22 17:15:27
LVDS/PECL/HCSL/CML VCXO15 to 2100MHzPhase Jitter: 0.16ps（typ.)可編程特色系列、快速交付
2024-03-22 17:57:55
二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換
（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)： 將二進(jìn)制數(shù)由小數(shù)點開始，整數(shù)部分向左，小數(shù)部分向右，每3位分
2009-09-24 11:27:3018375 二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換
二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。
2009-09-24 11:28:589461 
MAX9376 LVDS/任意邏輯至LVPECL/LVDS、雙路電平轉(zhuǎn)換器
概述
The MAX9376 is a fully differential
2009-12-19 12:11:391566 
觸發(fā)器的相互轉(zhuǎn)換 基本觸發(fā)器之間是可以互相轉(zhuǎn)換的，JK觸發(fā)器和D觸發(fā)器是兩種最常用的觸發(fā)器，別的觸發(fā)器可以通過這兩種觸發(fā)器轉(zhuǎn)化得來，它們
2010-09-18 08:56:193941 
各種進(jìn)制相互轉(zhuǎn)換
1、其它進(jìn)制轉(zhuǎn)換為十進(jìn)制 方法是：將其它進(jìn)制按權(quán)位展開，然后各項相加，就得到相應(yīng)的十進(jìn)制數(shù)。
2010-09-19 11:29:503677 
數(shù)模、模數(shù)相互轉(zhuǎn)化數(shù)模、模數(shù)相互轉(zhuǎn)化數(shù)模、模數(shù)相互轉(zhuǎn)化
2016-01-15 15:07:178 Delphi教程實現(xiàn)多線程IP和DomainName相互轉(zhuǎn)換，很好的Delphi學(xué)習(xí)資料。
2016-03-16 14:58:467 本文檔介紹了了TI有關(guān)電平轉(zhuǎn)換芯片選型，包括5v，3.3v，1.8v等電壓相互轉(zhuǎn)換
2016-04-18 10:28:46156 高速轉(zhuǎn)換器三種最常用的數(shù)字輸出是互補金屬氧化物半導(dǎo)體(CMOS)、低壓差分信號(LVDS)和電流模式邏輯(CML)。ADC中每種數(shù)字輸出類型都各有優(yōu)劣，設(shè)計人員應(yīng)根據(jù)特定應(yīng)用仔細(xì)考慮。這些因素取決于ADC的采樣速率和分辨率、輸出數(shù)據(jù)速率、系統(tǒng)設(shè)計的電源要求，以及其他因素。本文將討論每種輸出類型的電
2017-11-17 20:08:4815264 
電子發(fā)燒友網(wǎng)為你提供TI(ti)SN65CML100相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊，更有SN65CML100的引腳圖、接線圖、封裝手冊、中文資料、英文資料，SN65CML100真值表，SN65CML100管腳等資料，希望可以幫助到廣大的電子工程師們。
2018-10-16 10:08:54
本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長，分為兩部分：第一部分是同種邏輯電平之間的互連，第二部分是不同種邏輯電平之間的互連。
2021-01-07 16:30:0036 電子發(fā)燒友網(wǎng)為你提供詳解信號邏輯電平標(biāo)準(zhǔn)：CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-09 08:45:4490 Labview中字符串和ASCII之間的相互轉(zhuǎn)換的VI源碼分享
2021-12-01 10:13:3590 獲得連接：LVPECL、VML、CML、LVDS 與子 LVDS 之間的接口連接
2022-11-04 09:52:133 延遲時間慢，功耗較低，噪聲容限大等優(yōu)點。差分晶振我們常見的輸出模式有LVDS，LVPECL，HCSL，CML。那么LVCMOS屬于差分晶振的輸出模式嗎？?答案是否定的，
2022-07-07 14:29:121023 
手機、廣播，電視等方式接收信息。而在遠(yuǎn)離地球的地方，比如在船上、飛機上、山區(qū)或者荒涼的地區(qū)，網(wǎng)絡(luò)通話就無法使用，而只能使用衛(wèi)星通話。 下面將分別介紹衛(wèi)星通話和網(wǎng)絡(luò)通話的原理和特點，以及如何實現(xiàn)相互轉(zhuǎn)換。 衛(wèi)星通話
2023-08-30 17:27:101123 HCSL：高速電流控制邏輯（High-speed Current Steering Logic）是Intel為PCIe參考時鐘定義的差分時鐘，用于PCIe2.0電氣規(guī)范中定義對RefClk時鐘所定義
2023-09-15 14:39:542446 
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論