ADC設(shè)計(jì)降低功耗，讓電池“走”的更長(zhǎng)遠(yuǎn)

隨著著醫(yī)療、消費(fèi)電子和工業(yè)市場(chǎng)上的便攜式手持儀器儀表日趨向尺寸更小、重量更輕、電池（或每次充電）續(xù)航時(shí)間更長(zhǎng)、成本更低且通常功能更多方向發(fā)展，低功耗已經(jīng)成為如今電池供電模數(shù)轉(zhuǎn)換器應(yīng)用的一項(xiàng)關(guān)鍵要求。即使是在非電池供電的應(yīng)用中，低功耗的好處也不容忽視，因?yàn)榈凸南到y(tǒng)無(wú)需散熱器或風(fēng)扇也能工作，因而尺寸更小、成本更低，而且更加可靠，同時(shí)也"更加綠色環(huán)保"。此外，許多設(shè)計(jì)人員在設(shè)計(jì)產(chǎn)品時(shí)都面臨一個(gè)挑戰(zhàn)，即在增強(qiáng)產(chǎn)品功能或性能的同時(shí)降低或者至少不得超過(guò)當(dāng)前的功耗預(yù)算。
?
當(dāng)今市場(chǎng)上品種繁多的 ADC 則使得選擇符合特定系統(tǒng)要求的最佳器件變得更加困難。如果說(shuō)低功耗是必須的條件，那么除了評(píng)估速度和精度等常見(jiàn)的轉(zhuǎn)換器性能特性之外，還需要考慮更多性能指標(biāo)。了解這些指標(biāo)以及設(shè)計(jì)決策會(huì)對(duì)功耗預(yù)算有何影響，對(duì)于確定系統(tǒng)功耗和電池壽命計(jì)算非常重要。
?
ADC 的平均功耗是轉(zhuǎn)換期間所用功耗、不轉(zhuǎn)換時(shí)所用功耗以及各模式下所用時(shí)間的函數(shù)，如等式 1 所示。

PAVG = 平均功耗。
?
PCONV = 轉(zhuǎn)換期間的功耗。
?
PSTBY = 待機(jī)或關(guān)斷模式下的功耗。
?
tCONV = 轉(zhuǎn)換所用時(shí)間。
?
tSTBY = 處于待機(jī)或關(guān)斷模式的時(shí)間。
?
轉(zhuǎn)換期間所用功耗通常遠(yuǎn)大于待機(jī)功耗，因此如果處于待機(jī)模式的時(shí)間增加，平均功耗會(huì)顯著降低。逐次逼近(SAR)型轉(zhuǎn)換器尤其適合此類(lèi)工作模式
?
影響系統(tǒng)電源使用情況的最大因素之一是板上電源的選擇。對(duì)于便攜式應(yīng)用，系統(tǒng)通常由 3 V 紐扣式鋰電池直接供電。這樣就無(wú)需使用低壓差穩(wěn)壓器，從而節(jié)省電能、空間和成本。非電池應(yīng)用也可受益于具有低 VDD 電源電壓范圍的轉(zhuǎn)換器，因?yàn)楣呐c輸入電壓成正比。為 VDDADC 選擇最低可接受 VDDVDD 將可降低功耗。
?
針對(duì)低功耗應(yīng)用的所有 ADC 都具有關(guān)斷或待機(jī)模式，以便在閑置期間節(jié)省電能。ADC 可以在單次轉(zhuǎn)換之間關(guān)斷，或者以高吞吐速率突發(fā)執(zhí)行一陣轉(zhuǎn)換，在這些突發(fā)之間關(guān)斷 ADC。對(duì)于單通道轉(zhuǎn)換器，工作模式的控制功能可以集成到通信接口，或者在完成一次轉(zhuǎn)換后自動(dòng)進(jìn)行。
?
將模式控制集成到通信接口的好處是可以減少引腳數(shù)量。這樣可以降低功耗，因?yàn)橐?qū)動(dòng)的輸入更少，同時(shí)漏電流也更小。此外，引腳數(shù)量越少，封裝尺寸也就越小，同時(shí) MCU 所需的 I/O 也越少。無(wú)論采用何種控制方法，只要謹(jǐn)慎使用這些模式都能顯著節(jié)省電能。
?
顧名思義，關(guān)斷模式會(huì)關(guān)閉部分 ADC 電路，從而降低功耗。關(guān)斷后電路重新啟動(dòng)轉(zhuǎn)換所需的時(shí)間決定可有效使用此類(lèi)模式的吞吐速率。對(duì)于帶有內(nèi)部基準(zhǔn)電壓源的 ADC，重新啟動(dòng)時(shí)間將由基準(zhǔn)電容重新充電所需的時(shí)間決定。采用外部基準(zhǔn)電壓源的模數(shù)轉(zhuǎn)換器需要足夠的時(shí)間在重新啟動(dòng)時(shí)正確跟蹤模擬輸入。
?
對(duì)于當(dāng)今市場(chǎng)上的所有 ADC，功耗均與吞吐速率成正比。功耗由靜態(tài)功耗和動(dòng)態(tài)功耗組成。靜態(tài)功耗是恒定的，動(dòng)態(tài)功耗則和吞吐速率呈線性變化關(guān)系。因此，在滿(mǎn)足應(yīng)用要求的前提下盡可能選擇最低的吞吐速率可以省電。
?
圖 1 所示為 AD7091R, 的典型功耗與吞吐速率的函數(shù)關(guān)系，該器件是 ADI 公司最近推出的超低功耗 ADC。圖中還比較了利用器件的關(guān)斷模式（尤其是在較低吞吐速率條件下）可以帶來(lái)怎樣的額外省電效果。AD7091R 的吞吐速率和關(guān)斷模式利用率取決于器件的重新啟動(dòng)時(shí)間，以及基準(zhǔn)電容的重新充電時(shí)間，因?yàn)?AD7091R 具有片內(nèi)基準(zhǔn)電壓源。基準(zhǔn)電容重新充電所需的時(shí)間取決于電容大小，以及片內(nèi)基準(zhǔn)電壓源重新啟動(dòng)時(shí)電容的剩余電荷水平。
?

圖 1. AD7091R ADC 功耗與吞吐速率的關(guān)系

ADC 中啟動(dòng)轉(zhuǎn)換請(qǐng)求的最常見(jiàn)方法是采用專(zhuān)用轉(zhuǎn)換輸入引腳或通過(guò)串行接口進(jìn)行控制。采用專(zhuān)用輸入引腳(CONVST)時(shí)，轉(zhuǎn)換在下降沿啟動(dòng)。然后，由片內(nèi)振蕩器控制轉(zhuǎn)換，轉(zhuǎn)換完成后，可通過(guò)串行接口回讀結(jié)果。因此，轉(zhuǎn)換始終以恒定的最佳速度運(yùn)行，允許器件在轉(zhuǎn)換完成時(shí)進(jìn)入低功耗模式，從而節(jié)省電能。
?
當(dāng) ADC 中的采樣時(shí)刻由片選(CS)上的下降沿啟動(dòng)時(shí)，轉(zhuǎn)換由內(nèi)部采樣時(shí)鐘(SCLK)信號(hào)控制。SCLK 頻率將會(huì)影響轉(zhuǎn)換時(shí)間和可實(shí)現(xiàn)的吞吐速率，進(jìn)而影響功耗。SCLK 速率越快，轉(zhuǎn)換時(shí)間就越短。轉(zhuǎn)換時(shí)間越短，器件處于低功耗模式的時(shí)間比例相對(duì)于正常模式就越大，因此可以實(shí)現(xiàn)顯著的省電效果。也就是說(shuō)，如果每次轉(zhuǎn)換需要 N SCLK 周期，那么對(duì)于每秒執(zhí)行 S 次轉(zhuǎn)換，SCLK 開(kāi)關(guān)的總時(shí)間為 S S × N/fSCLK 每秒內(nèi)的靜態(tài)時(shí)間如等式 2 所示。

因此，對(duì)于給定的每秒采樣次數(shù)，隨著 fSCLK 增加，每秒內(nèi)的靜態(tài)時(shí)間也會(huì)增加。
?
例如，假設(shè)完成轉(zhuǎn)換并讀取結(jié)果需要 16 個(gè) SCLK 周期，則對(duì)于采樣速率為 100 kSPS 且 SCLK 為 30 MHz 的系統(tǒng)，靜態(tài)時(shí)間所占比例為 94.67%，也就是說(shuō)轉(zhuǎn)換所用時(shí)間占 5.33%（每秒內(nèi) 53.3 ms）。當(dāng) SCLK 為 10 MHz 時(shí)，同一系統(tǒng)的靜態(tài)時(shí)間僅占 84%，也就是說(shuō)轉(zhuǎn)換用時(shí)為 160 ms。因此，要實(shí)現(xiàn)最佳功耗性能，轉(zhuǎn)換器應(yīng)以可支持的最高 SCLK 頻率工作。
?
針對(duì)低功耗應(yīng)用而設(shè)計(jì)時(shí)，有個(gè)很重要的參數(shù)卻往往被忽視，即輸出引腳（尤其是 SCLK、CS 和 SDO 等通信接口引腳）上的容性負(fù)載，因?yàn)檫@些 I/O 變量會(huì)在轉(zhuǎn)換過(guò)程中不斷改變狀態(tài)。輸出端上的容性負(fù)載等于驅(qū)動(dòng)器 IC 本身的引腳電容、輸入引腳的引腳電容以及 PCB 走線電容之和。走線電容通常都很小，處于飛法范圍內(nèi)，因此意義不大。為容性負(fù)載充電所需的功率(PL)是負(fù)載(CL)、驅(qū)動(dòng)電壓(VDRIVE)以及充電頻率(f)的函數(shù)，其定義如等式 3 所示。

因此，整個(gè)系統(tǒng)的功率等于負(fù)載電容(CLn)和開(kāi)關(guān)頻率(fn)乘積之和乘以驅(qū)動(dòng)電壓的平方。

由于 ADC 驅(qū)動(dòng) SDO 引腳，主機(jī)微控制器驅(qū)動(dòng) CS、CONVST 和 SCLK 引腳，因此可通過(guò)盡可能減少所有器件的引腳電容來(lái)實(shí)現(xiàn)最低功耗。
?
對(duì)于 CS 和 CONVST 引腳，開(kāi)關(guān)頻率僅取決于吞吐速率。如前所述，SCLK 頻率應(yīng)設(shè)置為可支持的最大頻率，以便降低功耗。這并不矛盾：重要的是 SCLK 并不是自由運(yùn)行——它應(yīng)該僅在盡可能短的時(shí)間內(nèi)激活，以便在 SDO 線路上傳播每個(gè)位檢驗(yàn)的結(jié)果并控制轉(zhuǎn)換過(guò)程。這點(diǎn)依器件和分辨率而定，但通常為每位一個(gè)周期，再加上一些開(kāi)銷(xiāo)；對(duì)于 12 位轉(zhuǎn)換器 SPI 接口，每次采樣約為 16 個(gè) SCLK 周期。因此，SCLK 的最小頻率為所需周期數(shù)乘以吞吐速率。
?
SDO 線路的頻率取決于吞吐速率和轉(zhuǎn)換結(jié)果。雖然這個(gè)無(wú)法進(jìn)行控制，但是設(shè)計(jì)人員應(yīng)該了解它會(huì)對(duì)轉(zhuǎn)換功耗造成什么影響。當(dāng)結(jié)果為 101010…序列時(shí)，功耗最大；當(dāng)結(jié)果為全 1 或全 0 時(shí)，功耗最小。
?
除了降低吞吐速率之外，減小 VDRIVE 電壓也可明顯降低功耗。模數(shù)轉(zhuǎn)換器通過(guò)單電源引腳或單獨(dú)的電源來(lái)為模擬電路和數(shù)字接口供電。使用單獨(dú)的 VDRIVE 電源時(shí)，設(shè)計(jì)靈活性更高并且無(wú)需電平轉(zhuǎn)換器，因?yàn)槟?shù)接口電壓可與 SPI 主機(jī)的電壓相匹配。為 VDRIVE 選擇可用的最低電壓時(shí)，系統(tǒng)功耗將最低。
?
圖 2 比較了 12 位 ADC 在 VDRIVE 值為 3 V 和 1.8 V 時(shí)標(biāo)準(zhǔn) SPI 接口（含 CS、SDO 和 SCLK）的典型功耗要求與總?cè)菪载?fù)載的關(guān)系，其中吞吐速率為 100 kSPS、每次轉(zhuǎn)換 16 個(gè) SCLK 周期以及最差情況 SDO 輸出為 1010。
?

圖 2. 典型接口功耗與容性負(fù)載的關(guān)系

ADC 電路設(shè)計(jì)的其它典型構(gòu)成要素包括基準(zhǔn)電壓源和運(yùn)算放大器。不言而喻，應(yīng)針對(duì)低功耗認(rèn)真選擇這些元件。有些基準(zhǔn)電壓源帶有關(guān)斷模式，以便在非活動(dòng)期間降低功耗。放大器選擇視應(yīng)用而定，因此應(yīng)考慮到系統(tǒng)吞吐速率，以確保所選放大器能夠使 ADC 性能達(dá)到最佳，同時(shí)使功耗降至最低。
?
12 位 AD7091R 專(zhuān)為低功耗應(yīng)用而設(shè)計(jì)，具有一個(gè) SPI 接口和一個(gè)片內(nèi)精密 2.5 V 基準(zhǔn)電壓源，采樣速率為 1 MSPS。轉(zhuǎn)換通過(guò) CONVST 引腳啟動(dòng)。片內(nèi)振蕩器控制轉(zhuǎn)換過(guò)程，使之能夠優(yōu)化功耗。引腳電容很小，最大值為 5 pF。寬輸入電壓范圍（2.7 V 至 5.25 V）允許集成到更廣泛的應(yīng)用中，而不僅僅是電池供電應(yīng)用。單獨(dú)的 1.65 V 至 5.25 V VDRIVE 電源則可降低功耗，并提高系統(tǒng)集成能力。
?
采樣速率為 1 MSPS 且 VDD 為 3 V 時(shí)，AD7091R 功耗為 349 μA（典型值）。由于其功率與吞吐速率成正比，因此 100 kSPS 時(shí)靜態(tài)電流為 55 μA。不執(zhí)行轉(zhuǎn)換但基準(zhǔn)電壓源激活時(shí)，靜態(tài)電流為 21.6 μA；在關(guān)斷模式下，電流僅為 264 nA。AD7091R 采用 10 引腳 MSOP 或 LFCSP 封裝。
?
驅(qū)動(dòng) AD7091R 的典型放大器包括 AD8031（針對(duì)快速吞吐速率應(yīng)用）和 AD8420 f（針對(duì)較低帶寬應(yīng)用）。采用 2.7 V 電源供電時(shí)，AD8031 的靜態(tài)功耗為 750 μA（典型值）；采用 5 V 電源供電時(shí)，AD8420 的靜態(tài)功耗為 70 μA（典型值）。
?
圖 3 所示為通過(guò) CR2032 鋰電池供電時(shí) AD7091R 的典型功耗和計(jì)算得出的電池壽命?？梢郧宄闯?，隨著吞吐速率降低，電池壽命明顯延長(zhǎng)。
?

圖 3. AD7091R 電池壽命和功耗與吞吐速率的關(guān)系

與多數(shù)其它 ADC 相比，AD7091R 可以在功耗預(yù)算上實(shí)現(xiàn)顯著節(jié)省效果。例如，與最接近的可用競(jìng)爭(zhēng)產(chǎn)品（一款不帶內(nèi)部基準(zhǔn)電壓源的器件）相比時(shí)，對(duì)于 1 MSPS 吞吐速率，AD7091R 可使功耗降低 3 倍（對(duì)于 3 V 電源，其功耗典型值為 1 mW，而比較產(chǎn)品的功耗典型值為 3.9 mW）。這相當(dāng)于將 CR2032 電池壽命延長(zhǎng) 400 小時(shí)。考慮需要外部基準(zhǔn)電壓源的其它器件時(shí)，節(jié)省效果更為明顯。
?
結(jié)論

ADC設(shè)計(jì)除延長(zhǎng)電池壽命之外，降低功耗還有其它很多好處。產(chǎn)生的熱量變少，進(jìn)而使尺寸變小。穩(wěn)定性因溫度應(yīng)力降低而得以提高。由于采用更小的元件，因此 PCB 尺寸得以縮??；另外，由于無(wú)需散熱器之類(lèi)的配件，因此元件數(shù)量得以減少；這些使系統(tǒng)成本降低。