lvds液晶屏的驅(qū)動(dòng)原理 - 全文

　　LVDS輸出接口概述

　　液晶顯示器驅(qū)動(dòng)板輸出的數(shù)字信號(hào)中，除了包括RGB數(shù)據(jù)信號(hào)外，還包括行同步、場(chǎng)同步、像素時(shí)鐘等信號(hào)，其中像素時(shí)鐘信號(hào)的最高頻率可超過(guò)28MHz。采用TTL接口，數(shù)據(jù)傳輸速率不高，傳輸距離較短，且抗電磁干擾（EMI）能力也比較差，會(huì)對(duì)RGB數(shù)據(jù)造成一定的影響；另外，TTL多路數(shù)據(jù)信號(hào)采用排線的方式來(lái)傳送，整個(gè)排線數(shù)量達(dá)幾十路，不但連接不便，而且不適合超薄化的趨勢(shì)。采用LVDS輸出接口傳輸數(shù)據(jù)，可以使這些問(wèn)題迎刃而解，實(shí)現(xiàn)數(shù)據(jù)的高速率、低噪聲、遠(yuǎn)距離、高準(zhǔn)確度的傳輸。

　　LVDS接口信號(hào)驅(qū)動(dòng)原理（1920*1080）

　　一、時(shí)鐘與像素點(diǎn)關(guān)系

　　一場(chǎng)：60Hz-16.667ms，1125行（1080行有效）

　　——刷新像素點(diǎn)：1920*1080個(gè)/Vertical

　　一行：67.5KHz-14.815us，（=60Hz*1125），1100*2點(diǎn)（1920點(diǎn)=960*2點(diǎn)有效）

　　——刷新像素點(diǎn)：1920個(gè)/ Horizontal

　　Clock：74.25MHz-13.468ns，（=67.5KHz*1100）

　　——刷新像素點(diǎn)：2個(gè)/Clock

　　以上，可參考《附錄A：屏規(guī)格書(shū)信號(hào)時(shí)序特性》。

　　二、LVDS信號(hào)傳輸規(guī)則

　　以雙八位信號(hào)接口為例，每個(gè)Clock（奇+偶），LVDS接口有4*2對(duì)差分對(duì)（雙8位）同時(shí)傳輸，每4對(duì)差分對(duì)負(fù)責(zé)1Pixels；每個(gè)Clock（奇+偶）共傳輸2Pixels；

　　每4對(duì)差分對(duì)同時(shí)串行傳輸7*4 =28bits，每對(duì)差分對(duì)串行傳輸7bits（每bit周期1.924ns=13.468ns/7）

　　以上，可參考《附錄B：屏規(guī)格書(shū)LVDS信號(hào)時(shí)序》與《附錄C：屏規(guī)格書(shū)數(shù)據(jù)傳輸格式》。

　　通常，LVDS接口的時(shí)鐘為20MHz到85MHz，因此對(duì)于輸出像素時(shí)鐘低于85MHz的信號(hào)，只需要一個(gè)channel就可以；而對(duì)于輸出像素時(shí)鐘高于85MHz的信號(hào)，比如1080P/60Hz的輸出，像素顯示時(shí)鐘為148.5MHz，就不能直接用一個(gè)channel傳輸，而是將輸出的像素按照順序分為奇像素和偶像素，將所有的奇像素用一組LVDS傳輸，所有的偶像素用另外一組LVDS傳輸。也就是說(shuō)，需要兩個(gè)channel來(lái)傳輸1080P/60Hz的信號(hào)。

　　對(duì)于像素顯示時(shí)鐘更高的信號(hào)，比如1080P/120Hz顯示，則需要4個(gè)channel來(lái)傳輸； 以上，可參考《附錄D：2 channel、4 channel的像素分配》。

　　附錄A：屏規(guī)格書(shū)信號(hào)時(shí)序特性

　　附錄B：屏規(guī)格書(shū)LVDS信號(hào)時(shí)序

　　附錄C：屏規(guī)格書(shū)數(shù)據(jù)傳輸格式

　　附錄D：2 channel、4 channel的像素分配

　　附錄E：屏規(guī)格書(shū)LVDS接口定義

　　LVDS接口電路的組成

　　在液晶顯示器中，LVDS接口電路包括兩部分，即驅(qū)動(dòng)板側(cè)的LVDS輸出接口電路（LVDS發(fā)送器）和液晶面板側(cè)的LVDS輸入接口電路（LVDS接收器）。LVDS發(fā)送器將驅(qū)動(dòng)板主控芯片輸出的17L電平并行RGB數(shù)據(jù)信號(hào)和控制信號(hào)轉(zhuǎn)換成低電壓串行LVDS信號(hào)，然后通過(guò)驅(qū)動(dòng)板與液晶面板之間的柔性電纜（排線）將信號(hào)傳送到液晶面板側(cè)的LVDS接收器，LVDS接收器再將串行信號(hào)轉(zhuǎn)換為TTL電平的并行信號(hào)，送往液晶屏?xí)r序控制與行列驅(qū)動(dòng)電路。圖1所示為L(zhǎng)VDS接口電路的組成示意圖。

　　在數(shù)據(jù)傳輸過(guò)程中，還必須有時(shí)鐘信號(hào)的參與，LVDS接口無(wú)論傳輸數(shù)據(jù)還是傳輸時(shí)鐘，都采用差分信號(hào)對(duì)的形式進(jìn)行傳輸。所謂信號(hào)對(duì)，是指LVDS接口電路中，每一個(gè)數(shù)據(jù)傳輸通道或時(shí)鐘傳輸通道的輸出都為兩個(gè)信號(hào)（正輸出端和負(fù)輸出端）。

　　需要說(shuō)明的是，不同的液晶顯示器，其驅(qū)動(dòng)板上的LVDS發(fā)送器不盡相同，有些LVDS發(fā)送器為一片或兩片獨(dú)立的芯片（如DS90C383），有些則集成在主控芯片中（如主控芯片gm5221內(nèi)部就集成了LVDS發(fā)送器）。