ispPAC芯片增益的調(diào)整

ispPAC芯片增益的調(diào)整

實(shí)驗(yàn)十一、ispPAC芯片增益的調(diào)整
一? 實(shí)驗(yàn)?zāi)康?br>1掌握可編程模擬器件及其開發(fā)軟件PAC-Designer基本使用，包括進(jìn)行電路特性的模擬。
2? 掌握Lattice公司器件ispPAC10的設(shè)計(jì)方法。
二? 實(shí)驗(yàn)設(shè)備與儀器
1? 計(jì)算機(jī)
2 Lattice公司開發(fā)軟件PAC-Designer
3? EDA–V型實(shí)驗(yàn)箱
三? 實(shí)驗(yàn)內(nèi)容
用ispPAC10作為差分模擬信號(hào)增益放大。ispPAC10包含有四個(gè)可編程的模擬單元塊稱之為PACBlock，每一個(gè)PACBlock的結(jié)構(gòu)圖如圖12-1所示。每一個(gè)PACBlock含有一個(gè)帶差分輸出的求和放大器（OA）和兩個(gè)差分輸入儀器用放大器（IA），兩個(gè)IA的增益范圍在±1~±10之間。OA的反饋路徑包括一個(gè)有固定增益的能夠轉(zhuǎn)變成輸入或輸出的部件，又有一可編程的電容陣列，當(dāng)這個(gè)PAC芯片作為一個(gè)可變的濾波器時(shí)，這個(gè)陣列一共有120多種不同的值。每個(gè)PACBlock把兩個(gè)擁有各自獨(dú)立的增益調(diào)節(jié)和反向設(shè)置的差分信號(hào)進(jìn)行求和來得到一個(gè)放大器（當(dāng)反饋網(wǎng)絡(luò)閉合時(shí)）或一個(gè)積分器（當(dāng)反饋網(wǎng)絡(luò)打開時(shí)）。
增益的設(shè)定、反饋、電容值和內(nèi)部不同PACBlock之間的電氣連接都是通過ispPAC10內(nèi)部的E2CMOS單元配置的，芯片的配置是通過軟件和通過JTAG下載電纜下載的，更多的信息請(qǐng)查閱ispPAC10芯片手冊(cè)。

圖12-1?? 一個(gè)PACBlock

四? 實(shí)驗(yàn)原理
在一般的操作中，PACBlock的增益以整數(shù)方式更換。如果需要更小級(jí)的改變或電路上需要有小于1的增益調(diào)整，那么我們可以利用圖12-2所示的電路進(jìn)行調(diào)整，在這種連接方式中，允許用戶對(duì)每一個(gè)輸入的增益進(jìn)行調(diào)整，但需在芯片外部接一個(gè)分壓網(wǎng)絡(luò)，從輸入信號(hào)中引出一部分來維持其穩(wěn)定，這個(gè)電壓被放大后送到求和運(yùn)放，產(chǎn)生比較小的增益或衰減，輸送到另一個(gè)PACBlock的輸入。
在這個(gè)實(shí)驗(yàn)中，IA2和IA3用于量級(jí)很小的增益設(shè)置，因?yàn)樗鼈兠恳粋€(gè)都能在±10的范圍內(nèi)改變?cè)鲆嬷?，將產(chǎn)100級(jí)的調(diào)整，步值或增量是隨著IA2和IA3的增益與外部衰減網(wǎng)絡(luò)的衰減系數(shù)的乘積而變化的。例如，如果需要一個(gè)0.1%的增量，衰減網(wǎng)絡(luò)的衰減系數(shù)為1/1000，增益范圍變?yōu)椤?0%，或者；如果要得到1%步值，分配衰減網(wǎng)絡(luò)的衰減系數(shù)為1/100 ，同時(shí)范圍為±100%。采樣電路元件的參數(shù)值已標(biāo)記在? 圖21中，在這個(gè)參數(shù)內(nèi)，其采樣比率為1/1000，可以把參數(shù)值增加至100K或更大來獲得更小采樣值。采樣出來的信號(hào)通過兩個(gè)放大器，每一個(gè)放大器都有±10的增益因素（IA3和IA2），輸出結(jié)果將于IA1的輸出相加。在這個(gè)例子中，如果在Vin輸入1V的電壓，分壓網(wǎng)絡(luò)中將有1mV的電壓流過100Ω的電阻，因此，如果IA2和IA3的值設(shè)為10，在相加的結(jié)點(diǎn)上所得到的值為±100mV。檢驗(yàn)這個(gè)傳遞的DC增益效率：Vout=(Vin*IA1)+(Vin*IA3*IA2*K)，其中K的值為取樣網(wǎng)絡(luò)的取樣比率（如1/1000，可隨時(shí)改變），如果這個(gè)比率足夠小，這樣增益調(diào)節(jié)范圍就會(huì)小于1。
值得注意的是，如果需要更大范圍的增益，則這個(gè)100Ω的電阻的值可以增加，最大值為1.01KΩ（整個(gè)調(diào)節(jié)范圍變?yōu)椤?00%），把電阻的值改變?yōu)?.01KΩ，則每一步的增量變?yōu)?%。
同樣，我們也可以只用一個(gè)PACBlock，采用上面所用到的方法，而得到一個(gè)±10%的范圍。電路如圖12-3所示，在這個(gè)電路中，100Ω的電阻給出±1%的調(diào)整范圍，當(dāng)阻值為1.01KΩ是，其范圍為±10%，計(jì)算公式為：
??????? Vout=(Vin*IA1)+(Vin* IA2*K)
這樣，我們就可以得出一個(gè)PACBlock用作其他用途。

圖12-2??? PACBlock的小數(shù)級(jí)增益調(diào)整連接圖

圖12-3?? 用單個(gè)PACBlock的增益調(diào)整方法
五? 實(shí)驗(yàn)步驟
1? 運(yùn)行PAC Designer，新建一個(gè)原理圖，按照原理圖20連接電路，將IA1的增益設(shè)置為2；從實(shí)驗(yàn)箱上可變電位器輸出模塊提取直流信號(hào)，接到PAC適配器模塊的IN1-，IN1+接VREFOUT。將可變電位器輸出調(diào)節(jié)至2.3V，測(cè)量PAC適配器模塊OUT區(qū)域IN1+和IN1-的差分輸出電壓值，檢驗(yàn)輸出與理論值是否相符。注意差分輸入電壓值和增益值的設(shè)定不要使輸出飽和。
2? 在原理圖中連接出如圖12-2或圖12-3所示的電路，利用上面所列的公式計(jì)算出所要的IA的值，并在原理圖中設(shè)置好，最后開啟實(shí)驗(yàn)系統(tǒng)電源，進(jìn)行仿真下載至芯片中。
完成圖示12-2或12-3所示電路，接線如下：
3? 關(guān)閉電源。用實(shí)驗(yàn)導(dǎo)線將SIN-OUT 312KHz的輸出接到Diff? IN，將差分信號(hào)輸出端口（Diff out-、Diff out+）分別經(jīng)過電容隔直（電容可取0.1uf），再與PAC芯片的輸入端口IN區(qū)域的1+和1-連接，再用導(dǎo)線將輸入端口IN區(qū)域的1+和1-分別經(jīng)過兩個(gè)電阻（可取為20K）接到VREFOUT。
4? 從左邊的電阻電容擴(kuò)展區(qū)中搭接出如圖21或圖22所示的取樣電路。
輸出觀測(cè)點(diǎn)在OUT 區(qū)域的1+和1-。如果取樣電路產(chǎn)生的小數(shù)增益太小，輸出不便觀測(cè)，可適當(dāng)增大取樣值，可將100Ω改為10KΩ。

六? 記錄實(shí)驗(yàn)結(jié)果并完成實(shí)驗(yàn)報(bào)告
在實(shí)驗(yàn)過程中，設(shè)定一個(gè)增益值可多次修改輸入，記錄輸出值，計(jì)算衰減度，與用計(jì)算機(jī)仿真所測(cè)的對(duì)應(yīng)該頻率和增益值時(shí)的衰減度相比較，有無誤差，分析誤差的來源。
修改增益值，重新仿真和下載，繼續(xù)測(cè)量，分析誤差的來源。填寫下表：
?