應(yīng)用于焊縫缺陷自動(dòng)超聲檢測(cè)系統(tǒng)中數(shù)據(jù)采集電路的設(shè)計(jì)

焊縫缺陷自動(dòng)超聲檢測(cè)系統(tǒng)是一種重要的無(wú)損探傷設(shè)備，可用于檢測(cè)平板、管道、容器等的縱、橫焊縫以及接管角焊縫缺陷。與手工檢測(cè)方法相比，該系統(tǒng)具有運(yùn)行平穩(wěn)、漏檢率低、顯示直觀等優(yōu)點(diǎn)。

在焊縫缺陷自動(dòng)超聲檢測(cè)系統(tǒng)中，缺陷回波信號(hào)通常為寬度約１０ｎｓ～１００ｎｓ、幅值在幾十μＶ到幾十ｍＶ之間的窄脈沖。為滿足缺陷回波信號(hào)的檢測(cè)要求，研制了一種基于ＰＣＩ總線的高速數(shù)據(jù)采集卡，它是面向超聲檢測(cè)應(yīng)用而設(shè)計(jì)的：該卡采用轉(zhuǎn)換速率為６０ＭＨｚ的八位高速Ａ／Ｄ以滿足數(shù)據(jù)采集的要求；為緩存Ａ／Ｄ芯片輸出的高速數(shù)據(jù)并充分利用ＰＣＩ總線帶寬，加入３２ＫＢ的高速ＦＩＦＯ緩存組；同時(shí)，為滿足多通道探傷的要求，設(shè)計(jì)了通道選擇電路以實(shí)現(xiàn)通道之間的切換；此外，為調(diào)理缺陷回波信號(hào)，卡上還配有高增益高帶寬放大電路。

１、高速數(shù)據(jù)采集卡的工作原理

焊縫缺陷自動(dòng)超聲檢測(cè)系統(tǒng)的信號(hào)采集框圖如圖１所示。系統(tǒng)的工作原理是：首先由高壓脈沖發(fā)生電路發(fā)射高壓脈沖；高壓脈沖經(jīng)換能器形成超聲波信號(hào)，遇到缺陷或雜質(zhì)時(shí)產(chǎn)生反射波，經(jīng)換能器轉(zhuǎn)換為電壓信號(hào)，該信號(hào)經(jīng)放大調(diào)理、Ａ／Ｄ轉(zhuǎn)換后，形成數(shù)字量，寫(xiě)入高速ＦＩＦＯ存儲(chǔ)器中。最后，由ＰＣＩ接口芯片將ＦＩＦＯ中的數(shù)據(jù)適時(shí)地寫(xiě)入內(nèi)存。

２、數(shù)據(jù)采集電路的硬件設(shè)計(jì)

２．１ 高增益高帶寬放大電路

采用帶觸發(fā)的直流逆變電路產(chǎn)生高壓脈沖，采用多路模擬通道選擇電路實(shí)現(xiàn)通道切換以滿足多通道探傷要求。模擬信號(hào)經(jīng)五級(jí)放大、濾波后，作為Ａ／Ｄ轉(zhuǎn)換電路的輸入。放大電路采用最高增益為８０ｄＢ、帶寬為１５ＭＨｚ且分辨率為１ｄＢ的放大器，并且采用數(shù)字電位器實(shí)現(xiàn)放大增益的動(dòng)態(tài)調(diào)整。

２．２ Ａ／Ｄ轉(zhuǎn)換電路

Ａ／Ｄ轉(zhuǎn)換電路采用美國(guó)ＢＢ公司的ＡＤＳ８３０ADS830。該芯片的信噪比高、功耗低、非線性畸變小，廣泛應(yīng)用于圖像處理、數(shù)字通信和視頻測(cè)試系統(tǒng)中。ＡＤＳ８３０的精度為八位，最高采樣頻率為６０ＭＨｚ，可滿足焊縫缺陷自動(dòng)超聲檢測(cè)系統(tǒng)對(duì)數(shù)據(jù)采集精度和采樣頻率的要求。它有共模和差模兩種信號(hào)輸入方式，且輸出的數(shù)字量可直接與５Ｖ或３．３Ｖ芯片接口。

２．３ 高速ＦＩＦＯ存儲(chǔ)器

高速緩存是保證高速數(shù)據(jù)不丟失的關(guān)鍵，確保了數(shù)據(jù)的真實(shí)性。同時(shí)，高速ＦＩＦＯ緩存使Ａ／Ｄ芯片不必工作在ＰＣＩ同步時(shí)鐘下，提高了Ａ／Ｄ芯片的利用率。ＩＤＴ公司的存儲(chǔ)器性能優(yōu)良，且同系列存儲(chǔ)器一般可以做到管腳級(jí)兼容，容易實(shí)現(xiàn)硬件設(shè)計(jì)的模塊化。為方便讀寫(xiě)數(shù)據(jù)，選擇先進(jìn)先出式（ＦＩＦＯ）的緩沖存儲(chǔ)器ＩＤＴ７２０５Ｌ１５IDT7205L15。其訪問(wèn)時(shí)間為１５ｎｓ，每片容量為８Ｋ×９位。支持異步讀寫(xiě)，并提供諸如滿、半滿、空等用于位擴(kuò)展和深度擴(kuò)展的信號(hào)。高速數(shù)據(jù)采集卡為實(shí)現(xiàn)８位Ａ／Ｄ和３２位ＰＣＩ總線的寬度匹配，采用了位擴(kuò)展技術(shù)。為加深ＦＩＦＯ的緩沖深度，將外加ＦＩＦＯ緩存與ＰＣＩ接口芯片內(nèi)部的ＦＩＦＯ相級(jí)連。 ２．４ 基于ＣＰＬＤ的控制邏輯

基于ＣＰＬＤ的控制邏輯是高速數(shù)據(jù)采集卡的核心，它為ＰＣＩ接口芯片提供滿足時(shí)序要求的讀寫(xiě)信號(hào)，同時(shí)選擇模擬信號(hào)的輸入通道、控制高壓脈沖發(fā)生邏輯并設(shè)定放大電路的增益。此外，ＣＰＬＤ還能利用高速ＦＩＦＯ緩存的空、滿標(biāo)志位，配合ＰＣＩ接口芯片實(shí)現(xiàn)ＤＭＡ寫(xiě)操作，完成高速數(shù)據(jù)傳輸。Ｘｉｌｉｎｘ 公司的ＸＣ９５７２ＸＬ－ＶＱ６４XC9572XL-VQ64芯片的腳到腳延遲最大為１０ｎｓ，可滿足ＰＣＩ總線接口時(shí)序的要求。單片ＸＣ９５７２ＸＬ－ＶＱ６４能滿足焊縫缺陷自動(dòng)超聲檢測(cè)系統(tǒng)邏輯控制的要求，且具有體積小、可靠性高、調(diào)試方便等突出優(yōu)點(diǎn)。

圖２是基于有限狀態(tài)機(jī)ＦＳＭ（Ｆｉｎｉｔｅ Ｓｔａｔｅ Ｍａｃｈｉｎｅ）方法設(shè)計(jì)的控制邏輯狀態(tài)轉(zhuǎn)換圖。其中，ＲＳＴ和ＩＲＱ是由ＰＣＩ接口芯片Ｓ５９３３輸出的可由程序任意控制的兩個(gè)信號(hào)，它們的高低狀態(tài)同高速ＦＩＦＯ緩存的空、滿信號(hào)一起決定了控制邏輯的六個(gè)可能的狀態(tài)，圖中以橢圓表示。計(jì)算機(jī)上電時(shí)，控制邏輯處于ＲＳＴ＝ＩＲＱ＝１的狀態(tài)。值得一提的是，ＲＳＴ和ＩＲＱ信號(hào)都有適當(dāng)?shù)纳侠?a target="_blank">電阻，所以不會(huì)出現(xiàn)高阻浮空的狀態(tài)，使控制邏輯能夠穩(wěn)定地工作。實(shí)線是控制邏輯采用的狀態(tài)轉(zhuǎn)移路線，而虛線是可能的但不采用的狀態(tài)轉(zhuǎn)移路線。在各狀態(tài)之間進(jìn)行切換是很容易的，只需通過(guò)程序使ＲＳＴ或ＩＲＱ信號(hào)出現(xiàn)高或低跳變。狀態(tài)轉(zhuǎn)移時(shí)伴隨著的電路動(dòng)作見(jiàn)轉(zhuǎn)換線旁的注釋。

２．５ ＰＣＩ接口芯片

ＰＣＩ總線協(xié)議２．１版出現(xiàn)以后，集成芯片商們紛紛推出了與其兼容的總線接口芯片。其中，ＡＭＣＣ（Ａｐｐｌｉｅｄ Ｍｉｃｒｏ Ｃｉｒｃｕｉｔ Ｃｏｒｐｅｒａｔｉｏｎ）公司的Ｓ５９３３接口方便、控制靈活，軟件配置簡(jiǎn)單，在高速網(wǎng)絡(luò)接口、數(shù)字通信、高速成像等領(lǐng)域有著廣泛應(yīng)用。Ｓ５９３３S8593最突出的優(yōu)點(diǎn)是能夠作為ＰＣＩ主控設(shè)備發(fā)起ＤＭＡ操作，即Ｓ５９３３完全具備雙字ＤＭＡ控制器的功能。

圖３是結(jié)合系統(tǒng)應(yīng)用而繪制的Ｓ５９３３結(jié)構(gòu)框圖。由圖３可知，Ｓ５９３３內(nèi)部具有配置寄存器組和操作寄存器組，配置寄存器組用于控制Ｓ５９３３在ＰＣＩ總線系統(tǒng)中的運(yùn)作方式（訪問(wèn)延遲、能否發(fā)起主控ＤＭＡ操作等）以及記錄系統(tǒng)分配給Ｓ５９３３的資源信息（如中斷引腳、Ｉ／Ｏ等），而ＰＣＩ總線和外加電路之間的數(shù)據(jù)交換則通過(guò)操作寄存器組實(shí)現(xiàn)。以Ｉ／Ｏ資源為例，計(jì)算機(jī)上電后，系統(tǒng)將分配給Ｓ５９３３的Ｉ／Ｏ資源首地址填入基地址寄存器，此值決定了操作寄存器組在Ｉ／Ｏ空間中的映射位置（Ｓ５９３３的操作寄存器組缺省地映射到Ｉ／Ｏ地址空間，便于軟件操作），見(jiàn)圖３。之后，ＣＰＵ只需執(zhí)行簡(jiǎn)單的Ｉ／Ｏ操作就可以讀寫(xiě)操作寄存器組，隱含的地址譯碼工作由Ｓ５９３３完成。外加電路控制邏輯則保證操作寄存器組與外加電路的正常通信。Ｓ５９３３提供了三種形式的外加電路接口，高速數(shù)據(jù)采集卡使用信箱（Ｍａｉｌｂｏｘ）寄存器實(shí)現(xiàn)雙字輸出，用ＦＩＦＯ方式實(shí)現(xiàn)高速ＤＭＡ寫(xiě)操作。

３、高速數(shù)據(jù)采集卡的軟件設(shè)計(jì)

３．１ 虛擬設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)

系統(tǒng)的控制軟件工作在ＷＩＮＤＯＷＳ９８操作系統(tǒng)下，為此開(kāi)發(fā)了高速數(shù)據(jù)采集卡的虛擬設(shè)備驅(qū)動(dòng)程序（ＶＸＤ）。由Ｓ５９３３的結(jié)構(gòu)可知，ＶＸＤ需要實(shí)現(xiàn)雙字Ｉ／Ｏ操作和物理內(nèi)存管理。雙字Ｉ／Ｏ的操作相對(duì)簡(jiǎn)單，調(diào)用虛擬機(jī)管理器（ＶＭＭ）的ＳＩＭＵＬＡＴＥ＿ＶＭ＿ＩＯ例程即可，較困難的是物理內(nèi)存管理。由于Ｓ５９３３發(fā)起的ＤＭＡ操作需要物理內(nèi)存的起始地址，因此必須涉及頁(yè)面級(jí)的物理內(nèi)存操作，故采用下述內(nèi)存管理策略：

應(yīng)用程序加載ＶＸＤ；

加載成功后發(fā)送申請(qǐng)緩沖區(qū)的事件給ＶＸＤ；

ＶＸＤ使用ＰＡＧＥＡＬＬＯＣＡＴＥ例程得到地址連續(xù)的適當(dāng)長(zhǎng)度（如四頁(yè)即１６Ｋ字節(jié)）的物理內(nèi)存；

鎖定緩沖區(qū)并將物理地址逆映射為線性地址；

將物理首地址填入Ｓ５９３３的寫(xiě)ＲＡＭ地址寄存器；

允許Ｓ５９３３進(jìn)行主控ＤＭＡ傳輸；

傳輸完畢時(shí)，應(yīng)用程序請(qǐng)求ＶＸＤ釋放上述物理內(nèi)存。

３．２ 應(yīng)用ＶＸＤ設(shè)計(jì)數(shù)據(jù)采集程序

將ＶＸＤ放在應(yīng)用程序的同級(jí)目錄下，則以下ＶＣ++代碼就能動(dòng)態(tài)加載（ＶＸＤＶＩＥＷＥＲ可驗(yàn)證）一個(gè)ＶＸＤ：

ＨＡＮＤＬＥ ｈＤＥＶＩＣＥ＝ＣｒｅａｔｅＦｉｌｅ（“＼＼＼＼．＼＼ｐａｔｈｎａｍｅ”，０，０，ＮＵＬＬ，０，ＦＩＬＥ＿ＦＬＡＧ＿ＤＥＬＥＴＥ＿ＯＮ＿ＣＬＯＳＥ，ＮＵＬＬ）；

編好的ＶＸＤ為應(yīng)用程序提供了若干服務(wù)例程，應(yīng)用程序執(zhí)行下面的代碼即可調(diào)用服務(wù)例程ＺＨＣ１：

ＤｅｖｉｃｅＩｏＣｏｎｔｒｏｌ（ＨＤＥＶＩＣＥ，ＺＨＣ１，ｌｐｉｎｂｕｆｆｅｒ，ｎｉｎｓｉｚｅ，ｌｐｏｕｔｂｕｆｆｅｒ，ｎｏｕｔｓｉｚｅ，ＮＵＬＬ，ＮＵＬＬ）；

數(shù)據(jù)采集算法如下：

ＤＯ {讀取寫(xiě)ＲＡＭ字節(jié)計(jì)數(shù)器；

再次讀取寫(xiě)ＲＡＭ字節(jié)計(jì)數(shù)器；

ＩＦ 計(jì)數(shù)器內(nèi)容為零 ＴＨＥＮ

跳出循環(huán)進(jìn)行后續(xù)數(shù)據(jù)處理；

ＥＬＳＥＩＦ 兩次讀取的結(jié)果不同 ＴＨＥＮ

不做任何處理而進(jìn)入下一次循環(huán)；

ＥＬＳＥ

清相應(yīng)的狀態(tài)標(biāo)志并設(shè)置有關(guān)寄存器以從斷點(diǎn)處續(xù)傳；

ＥＮＤＩＦ

 }

調(diào)試表明，應(yīng)用ＶＸＤ的數(shù)據(jù)采集程序能夠穩(wěn)定、高速地采集外部數(shù)據(jù)。對(duì)焊縫缺陷自動(dòng)超聲檢測(cè)系統(tǒng)的實(shí)際測(cè)試表明，該高速數(shù)據(jù)采集卡能滿足缺陷回波的檢測(cè)要求。圖４（ａ）為實(shí)際測(cè)試時(shí)用示波器觀測(cè)到的模擬放大電路的輸出信號(hào)，圖４（ｂ）是Ａ／Ｄ轉(zhuǎn)換后、截掉始波并經(jīng)半波整流后得到的信號(hào)。

高速數(shù)據(jù)采集卡具有體積小、可靠性高、控制邏輯更改方便、可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。對(duì)于檢測(cè)厚度為１０～１００ｍｍ的鋼板，一次采集的數(shù)據(jù)最多為４ＫＢ，至多只需０．１３ｍｓ就可將數(shù)據(jù)從卡上ＦＩＦＯ經(jīng)ＰＣＩ總線傳入內(nèi)存。

責(zé)任編輯：gt