與ARM強(qiáng)化合作，英特爾晶圓代工騰飛的節(jié)奏？

摩爾定律已經(jīng)持續(xù)半個(gè)多世紀(jì)，從90nm到65nm、45nm再到32nm……。不過，在實(shí)際的工藝制造角度，摩爾定律經(jīng)受到一次又一次將終止的考驗(yàn)和質(zhì)疑，如2007年intel 開發(fā)45nm的HKMG工藝，以及2011年intel 開發(fā)22nm的finFET 結(jié)構(gòu)等都是轉(zhuǎn)折點(diǎn)。更大的問題是28nm之后，定律的成本降低開始受到質(zhì)疑，加上研發(fā)成本的高聳，許多IDM廠如Motorola、NXP、Renasas等轉(zhuǎn)向fab lite。

在9月份剛剛舉辦的英特爾精尖制造日上，英特爾力證摩爾定律仍然有效，宣布推出10nm晶圓，正在開發(fā)7nm,研發(fā)5nm和3nm。英特爾強(qiáng)調(diào)，晶圓的制程應(yīng)該以密度為標(biāo)準(zhǔn)，表示其10nm比競爭對(duì)手領(lǐng)先3年。此外，英特爾拓展代工計(jì)劃，將22FFL技術(shù)作為針對(duì)物聯(lián)網(wǎng)移動(dòng)互聯(lián)產(chǎn)品的制程技術(shù)，并與ARM合作強(qiáng)化在物聯(lián)網(wǎng)領(lǐng)域的競爭力。

力證摩爾定律仍有效 ?10nm晶圓已生產(chǎn)并開發(fā)7nm5nm3nm。

隨著晶圓工藝制程的不斷推進(jìn)，每實(shí)現(xiàn)全新的制程節(jié)點(diǎn)變得愈加困難，成本也更加昂貴。僅僅是把設(shè)備安裝到已有晶圓廠中，就要花費(fèi)近百億美元，能承擔(dān)得起推進(jìn)摩爾定律的成本的公司越來越少。

在英特爾制造日，英特爾發(fā)布了10nm晶圓。通過采用超微縮技術(shù)（hyper scaling），英特爾10納米制程工藝擁有世界上最密集的晶體管和最小的金屬間距，從而實(shí)現(xiàn)了業(yè)內(nèi)最高的晶體管密度。超微縮技術(shù)讓英特爾在14納米和10納米制程節(jié)點(diǎn)上提升2.7倍晶體管密度的技術(shù)，讓14納米和10納米上的晶片面積縮小了0.5倍以上。

“摩爾定律仍然有效?！庇⑻貭柟緢?zhí)行副總裁Stacy Smith表示,”晶體管密度一直以來都在快速提升。我們每一代新的晶體管技術(shù)都會(huì)帶來一個(gè)巨大的突破，這就是摩爾定律的原動(dòng)力。我們知道每一個(gè)節(jié)點(diǎn)的晶體管數(shù)量都會(huì)增加一倍，14和10納米制程技術(shù)其實(shí)都創(chuàng)了歷史紀(jì)錄，它實(shí)現(xiàn)了超過平常制程工藝的更高的晶體管密度。 制造成本正常的趨勢(shì)是不斷攀升，如果成本攀升但是晶體管微縮，事實(shí)上每個(gè)晶體管的成本是下降的，可以看到最后兩個(gè)節(jié)點(diǎn)的成本下降幅度是高于歷史趨勢(shì)的?！?/p>

摩爾定律還將繼續(xù)前行。英特爾高級(jí)院士兼英特爾公司制程架構(gòu)與集成總監(jiān)馬博表示：“除了10nm的發(fā)布和已經(jīng)生產(chǎn)之外，英特爾正在開發(fā)的7nm技術(shù)，5nm和3nm已經(jīng)進(jìn)行前沿研究，包括：納米線晶體管、3D堆疊、EUV圖案成形、神經(jīng)元技術(shù)等等。

稱晶圓制程應(yīng)以密度為標(biāo)準(zhǔn) 其14nm/10nm領(lǐng)先對(duì)手3年

隨著摩爾定律走向極致，能夠跟進(jìn)的企業(yè)僅有格羅方德、三星、臺(tái)積電和英特爾四個(gè)巨頭。其中，臺(tái)積電和三星此前已經(jīng)宣布推進(jìn)10nm工藝制程。面對(duì)工藝領(lǐng)先地位的撼動(dòng)，英特爾進(jìn)行了正面回應(yīng)。

“16納米、14納米、10納米、7納米，看起來像是一場賽馬。問題在于，這些制程節(jié)點(diǎn)數(shù)字曾經(jīng)有著真實(shí)的物理意義，但現(xiàn)在已不是那么回事了?！盨tacy Smith表示。

對(duì)于為何制程節(jié)點(diǎn)數(shù)字失去意義，半導(dǎo)體行業(yè)專家莫大康指出了背后的原因。他告訴記者：“由于此前的定義如依柵長來比較己經(jīng)失效，從技術(shù)上很難找到一個(gè)合適的方法來界定?！?/p>

對(duì)此，英特爾強(qiáng)調(diào)需要有一個(gè)指標(biāo)來描述某種制程的性能，為芯片設(shè)計(jì)者展現(xiàn)可用的晶體管密度。 馬博表示：“鑒定制程工藝的先進(jìn)性，應(yīng)該以晶體管密度指標(biāo)。根據(jù)晶體管密度指標(biāo)，英特爾的14nm可以媲美友商的10nm，最新的10nm領(lǐng)先友商3年?！?/p>

對(duì)此，英特爾正面對(duì)比了三星和臺(tái)積電在同樣工藝制程節(jié)點(diǎn)中的相關(guān)參數(shù)。不知到三星和臺(tái)積電看到這樣的對(duì)比圖表，會(huì)有何感想和如何解釋。

“從14nm之后，基本上各說各的。主要分兩派：一派是臺(tái)積電和三星的代工陣容,二是英特爾的CPU,因?yàn)榇鎯?chǔ)器早己離開定律的縮小規(guī)則。顯然各取所需，把自己打扮成先進(jìn)。臺(tái)積電，三星是打先鋒，而英特爾則不同，英特爾是IDM，對(duì)于尺寸有內(nèi)在的需求，每個(gè)硅片可以多出芯片。衡量先進(jìn)性，可以從每年的研發(fā)投入上得出作為一個(gè)參考依據(jù)?！蹦罂嫡J(rèn)為。