修改時(shí)鐘濾波器來(lái)改善全速測(cè)試效率的方法

為了追求以更低功耗和成本實(shí)現(xiàn)更高性能的目標(biāo)，超大規(guī)模集成電路產(chǎn)業(yè)向系統(tǒng)級(jí)芯片(SoC)集成方向發(fā)展，從而導(dǎo)致了多時(shí)鐘域設(shè)計(jì)的出現(xiàn)。最常見(jiàn)的是，當(dāng)頻率關(guān)系是2的整數(shù)倍時(shí)，共享相同時(shí)鐘源的功能塊具有同步交互性。從時(shí)序的角度看，這些交互可能經(jīng)常發(fā)生在設(shè)計(jì)的關(guān)鍵路徑。在這種情況下，你必須測(cè)試這些交互以查證過(guò)渡類型(transition-type)故障，以達(dá)到測(cè)試覆蓋率和DPPM(百萬(wàn)分之一缺陷)目標(biāo)。

換句話說(shuō)，在一個(gè)時(shí)鐘域中具有發(fā)射觸發(fā)器，并且在另一個(gè)同步時(shí)鐘域中具有捕獲觸發(fā)器的路徑被稱為同步跨時(shí)鐘域(SCCD)路徑。如圖1所示，F(xiàn)F1到FF2之間的組合云被稱為內(nèi)部時(shí)鐘(intra-clock)域，而FF1到FF3之間的云被稱為跨時(shí)鐘(inter-clock)域。

圖1：內(nèi)部時(shí)鐘域和跨時(shí)鐘域路徑可能會(huì)以延遲的形式引入故障。

用于過(guò)渡故障測(cè)試的時(shí)鐘濾波電路(CFC)從時(shí)鐘源濾除所需的時(shí)鐘脈沖。典型的CFC具有局限性，不能用于測(cè)試跨同步時(shí)鐘域的過(guò)渡故障。出現(xiàn)過(guò)渡錯(cuò)誤時(shí)會(huì)出現(xiàn)什么問(wèn)題？我們將解釋這些限制，并建議對(duì)CFC進(jìn)行改進(jìn)、以使對(duì)SCCD的測(cè)試(如圖1所示的跨時(shí)鐘域故障)可行。

圖2表示一個(gè)典型的時(shí)鐘濾波電路，它有三個(gè)主要組件。

? 同步單元將掃描使能(SE)信號(hào)與工作時(shí)鐘域同步。

? 由同步SE信號(hào)觸發(fā)的可編程移位寄存器來(lái)控制集成時(shí)鐘門(mén)控(ICG)以生成所需數(shù)量的時(shí)鐘脈沖。

? ICG單元。

圖2：典型的時(shí)鐘濾波電路可能不足以測(cè)試跨同步時(shí)鐘域的時(shí)鐘故障。

全速故障測(cè)試包括兩個(gè)步驟。第一步是移位模式，第二步是捕捉模式。在移位模式，當(dāng)SE為高電平時(shí)，經(jīng)由掃描鏈移位，寄存器被初始化為已知值。在捕捉模式，當(dāng)SE為低時(shí)，功能路徑的響應(yīng)被捕捉到寄存器中。

在捕捉模式，CFC用于產(chǎn)生所需的時(shí)鐘脈沖，用于全速測(cè)試的啟動(dòng)和捕捉周期。

當(dāng)SE被選通，經(jīng)過(guò)一段延遲才到達(dá)CFC。然后在CFC中，與接收時(shí)鐘域的兩級(jí)同步單元同步。被SE同步的信號(hào)將觸發(fā)n級(jí)可編程寄存器給ICG提供使能信號(hào)，以濾除所需的時(shí)鐘脈沖。這意味著來(lái)自CFC的時(shí)鐘脈沖距離從SE到達(dá)CFC那一刻已有一定延遲。延遲主要由同步單元延遲造成。

圖3：全速測(cè)試時(shí)鐘的典型CFC輸出波形。

為測(cè)試時(shí)鐘域內(nèi)的故障(內(nèi)部時(shí)鐘域故障)，該CFC盡職盡責(zé)，如圖3所示。但是，要測(cè)試SCCD過(guò)渡故障，需要產(chǎn)生啟動(dòng)和捕獲脈沖，如圖4所示。為獲得這種波形，我們通常使用兩個(gè)獨(dú)立的CFC。每個(gè)時(shí)鐘域都需要自己的CFC，因?yàn)槊總€(gè)時(shí)鐘的脈沖寬度都不相同，因此需要從不同的CFC生成。圖4給出了你可以實(shí)現(xiàn)的不同啟動(dòng)和捕獲條件的示例。

圖4：用于測(cè)試跨時(shí)鐘域故障的典型啟動(dòng)和捕獲脈沖組合，包括快速啟動(dòng)和慢速捕獲以及慢速啟動(dòng)和快速捕獲脈沖。

當(dāng)用于測(cè)試同步復(fù)時(shí)鐘域(圖1)中的故障時(shí)，同一個(gè)CFC遇到以下挑戰(zhàn)：

***邊緣失齊***：當(dāng)測(cè)試兩個(gè)SCCD之間的故障時(shí)，每個(gè)時(shí)鐘域都有自己的CFC。而由于CFC固有的同步延遲會(huì)導(dǎo)致輸出錯(cuò)位。產(chǎn)生的時(shí)鐘邊緣將不會(huì)是周期對(duì)齊的。例如，假定頻率為F和F/2的兩個(gè)同步時(shí)鐘，每個(gè)都具有移位寄存器長(zhǎng)度為4的可編程CFC?？删幊桃莆患拇嫫髟诓煌瑫r(shí)間被觸發(fā)，從而導(dǎo)致CFC輸出的不同延遲。假定為兩級(jí)同步器，則時(shí)鐘域F/2需要兩倍于時(shí)鐘域F的時(shí)間。圖5顯示了兩個(gè)CFC的時(shí)鐘輸出波形。需要注意的是，有兩種類型的錯(cuò)位失齊。一種是由于同步本身的延遲，如圖5所示。

圖5：通用CFC輸出的時(shí)鐘波形，顯示失齊的邊沿。

失齊的另一個(gè)原因是時(shí)鐘偏斜(clock skew)。每個(gè)時(shí)鐘的偏斜都導(dǎo)致兩個(gè)CFC時(shí)鐘輸出失齊的進(jìn)一步加劇。如圖6所示，CFC_OUT_F的輸出相對(duì)于CFC_OUT_F/2是偏斜的。正因?yàn)槿绱?，捕獲發(fā)射信號(hào)的功能時(shí)序窗口被壓縮，損害了測(cè)試質(zhì)量和有效性。