設(shè)計的基礎(chǔ)上給出了SDRAM控制器的實現(xiàn)原理以及詳細的子模塊劃分。整個控制器的設(shè)計已用Verilog HDL語言實現(xiàn)并通過了Modelsim仿真和FPGA驗證。仿真結(jié)果表明所設(shè)計的控制器符合SDRAM內(nèi)部
2014-01-02 13:59:42
4099 
CAN總線控制器Verilog代碼
2012-08-10 18:49:46
摘要：討論了CAN總線控制器與DSP之間的接口，介紹了流行的CAN控制器芯片SJA1000和TMS320系列DSP芯片的接口時序，并給出了它們的接口方法和電路。關(guān)鍵詞：CAN控制器 DSP 時序
2018-12-03 15:22:37
Verilog HDL語言100例詳解希望對大家有所幫助
2016-09-01 15:58:09
嵌入式開發(fā)Verilog教程（二）——Verilog HDL設(shè)計方法概述前言一、Verilog HDL語言簡介1.1 Verilog HDL語言是什么1.2前言在數(shù)字邏輯設(shè)計領(lǐng)域，迫切需要一種共同
2021-11-08 09:30:31
Verilog HDL語言有什么優(yōu)越性Verilog HDL語言在FPGA/CPLD開發(fā)中的應用
2021-04-23 07:02:03
關(guān)鍵字：Altera 、FPGA、軟硬件協(xié)調(diào)設(shè)計（Verilog & C）、CPU、總線、外設(shè)FPGA硬件結(jié)構(gòu)知識Verilog HDL語言編程基礎(chǔ)FPGA常用開發(fā)工具 SOPC硬件系統(tǒng)開發(fā)SOPC軟件系統(tǒng)開發(fā)Avalon總線規(guī)范Nios II外設(shè)及其編程 七段數(shù)碼管時鐘...
2021-12-22 08:06:06
的具體控制和運行。Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用 Ve r i l o g仿真器進行驗證。語言從C編程語言
2020-11-30 19:03:38
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述
2019-09-06 09:14:16
Verilog HDL硬件描述語言
2013-01-13 14:40:20
Verilog HDL硬件描述語言（非常經(jīng)典的教材）FPGA軟件無線電開發(fā)（全階視頻教程+開發(fā)板+實例）詳情鏈接：http://url.elecfans.com/u/5e4a12f2ba
2013-07-22 14:50:03
四個主要的方面來研究計算，即從算法和數(shù)據(jù)結(jié)構(gòu)、編程語言、體系結(jié)構(gòu)、軟件和硬件設(shè)計方法學。本課本的主題是從算法到硬線邏輯的實現(xiàn)，因此我們將從算法和數(shù)據(jù)結(jié)構(gòu)、編程語言和程序、體系結(jié)構(gòu)和硬線邏輯以及
2018-12-10 15:31:15
`共分為四部分，Verilog HDL語言、FPGA設(shè)計實例、ModelSim仿真工具及QuartusII開發(fā)工具。Verilog HDL設(shè)計與實戰(zhàn).PDF版電子書回復帖子查看下載資料[hide][/hide]Verilog HDL設(shè)計與實戰(zhàn)配套代碼回復帖子查看下載資料[hide][/hide]`
2021-06-16 10:50:55
Verilog_HDL硬件描述語言 FPGA的資料
2013-02-26 14:03:42
verilog+hdl硬件描述語言 初學者的福音 幫助廣大初學者步入此行
2013-08-12 23:47:12
基礎(chǔ)（PDF、視頻、課后習題）第4講：Verilog HDL中的組合邏輯設(shè)計方法（PDF、視頻）第5講：ModelSim軟件使用方法和技巧（視頻）第6講、Sopc硬件系統(tǒng)（視頻）第7講、sopc軟件系統(tǒng)（視頻
2009-03-26 16:37:40
Verilog HDL 的特點Verilog HDL 語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。使用這種語言編寫的模型可以方便地使用 Verilog 仿真器進行驗證
2018-09-18 09:33:31
前言 Modelsim是最常用的HDL語言仿真軟件,一般fpga開發(fā)環(huán)境都會集成modelsim或者可以聯(lián)合modelsim進行仿真。PDS也可以聯(lián)合modelsim進行仿真，這也說明PDS是一款
2023-02-06 22:36:13
問題：用vhdl語言和Verilog語言和matlab協(xié)仿真同一個程序，在modelsim上跑出來的結(jié)果不一樣。導致時序有問題。網(wǎng)上查了很多資料沒有結(jié)果。（調(diào)用的.m函數(shù)一樣即輸入信號一樣）。例子
2015-04-28 09:12:50
Verilog模型有哪幾種？Verilog HDL模型是由哪些模塊構(gòu)成的？如何用Verilog HDL語言描述D型主從觸發(fā)器模塊？
2021-10-19 08:36:32
本文采用Verilog FPGA設(shè)計懸掛運動控制系統(tǒng)的控制器，通過輸入模塊傳送控制參數(shù)，采用HDL語言編程實現(xiàn)的控制算法，驅(qū)動步進電機，對懸掛運動物體進行精確的控制。
2021-05-06 07:11:03
verilog HDL語言
2017-06-06 23:43:36
用Verilog語言編寫SJA1000 CAN控制器的驅(qū)動程序
2016-03-22 19:49:31
VHDL語言和verilog語言有何區(qū)別
2019-03-28 06:52:52
VHDL語言和verilog語言有何區(qū)別
2019-03-29 07:55:09
X-HDL:軟件簡介—SoftWare Description: X-HDL v3.2.55 VHDL/Verilog語言翻譯器
一款VHDL/Verilog語言翻譯器?？?b class="flag-6" style="color: red">實現(xiàn)VHDL和Verilog語言的相互智能化轉(zhuǎn)化。這分別是windows、linux、solaris版本。
2006-03-25 12:00:47
355 CAN總線控制器Verilog代碼
2008-05-20 10:32:12167 本文針對賓館、酒店的客房控制和管理系統(tǒng)，介紹了基于CAN 總線的客房通信控制器的硬件電路結(jié)構(gòu)、原理及軟件結(jié)構(gòu)和主程序流程。關(guān)鍵詞：CAN 總線；現(xiàn)場總線；通信技術(shù)；樓
2009-06-13 12:06:0313 Verilog HDL 綜合實用教程第1章 基礎(chǔ)知識第2章 從Verilog結(jié)構(gòu)到邏輯門第3章 建模示例第4章 模型的優(yōu)化第5章 驗證附錄A 可綜合的語言結(jié)構(gòu)附錄B 通用庫
2009-07-20 11:21:1386 本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜
2009-08-05 16:40:28642 采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計,以及在與其它各種數(shù)字邏輯設(shè)計方法的比較下,顯示出使用Verilog HDL語言的優(yōu)越性.關(guān)鍵詞
2009-08-21 10:50:0569 簡述了I2C總線的特點；介紹了開發(fā)FPGA時I2C總線模塊的設(shè)計思想；給出并解釋了用Verilog HDL實現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時序圖。
2009-10-19 10:49:16104 Verilog-HDL實踐與應用系統(tǒng)設(shè)計本書從實用的角度介紹了硬件描述語言Verilog-HDL。通過動手實踐,體驗Verilog-HDL的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡單的實例列舉了Verilog-HDL的用法;
2009-11-14 22:57:40146 Verilog HDL 華為入門教程
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設(shè)計方法，初步了解并掌握Verilog HDL語言的基本要素，能
2010-02-11 08:35:38140 Verilog HDL入門教程(華為絕密資料)
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設(shè)計方法，初步了解并掌握Verilog HDL語言的
2010-04-02 11:52:210 SMBus是一種高效的同步串行總線。通過分析SMBus總線協(xié)議，提出了一種運行于基于PCI-Express技術(shù)的橋接芯片上的SMBus控制器的設(shè)計方案，并且用Verilog語言描述，最后在Altera公司的FPGA上
2010-07-16 15:08:1216 什么是Verilog HDL？
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
2009-01-18 14:53:263678 
摘 要：通過設(shè)計實例詳細介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法，并通過與其他各種輸入方式的比較，顯示出使用Verilog HDL語言的優(yōu)越性。
2009-06-20 11:51:281857 
摘要： 簡述了I2C總線的特點；介紹了開發(fā)FPGA時I2C總線模塊的設(shè)計思想；給出并解釋了用Verilog HDL實現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時序圖
2009-06-20 13:17:086620 
基于CAN總線的家庭控制器的設(shè)計與實現(xiàn)
引言
CAN（Controller Area Network）總線是德國Bosch公司為解決現(xiàn)代汽車中眾多的控制與測試儀器之間的數(shù)據(jù)交換而開發(fā)
2009-11-07 09:30:32662 
Verilog HDL程序基本結(jié)構(gòu)與程序入門
Verilog HDL程序基本結(jié)構(gòu)
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的
2010-02-08 11:43:302185 Verilog HDL語言實現(xiàn)時序邏輯電路
在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。例如，實現(xiàn)一個帶有異步復位信號的D觸發(fā)器
2010-02-08 11:46:434468 Verilog HDL語言簡介
1．什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)
2010-02-09 08:59:333609 VHDL和Verilog HDL語言對比
Verilog HDL和VHDL都是用于邏輯設(shè)計的硬件描述語言，并且都已成為IEEE標準。VHDL是在1987年成為IEEE標準，Verilog HDL
2010-02-09 09:01:1710317 交通燈控制器原理
實例的內(nèi)容及目標
1．實例的主要訓練內(nèi)容本實例通過Verilog HDL語言設(shè)計一個簡易的交通等控制器，實現(xiàn)一個具有兩
2010-02-09 09:16:475262 在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術(shù)的發(fā)展上看，已出現(xiàn)用于CPLD/FPGA設(shè)計的硬件C語言編譯軟件，雖然還不成熟，應用極少，但它有可能會成為繼VHDL和Verilog之后，設(shè)計大規(guī)模CPLD/FPGA的又一種手段。
2011-03-12 11:21:201686 ModelSim為HDL仿真工具，我們可以利用該軟件來實現(xiàn)對所設(shè)計的VHDL或Verilog程序進行仿真，支持IEEE常見的各種硬件描述語言標準?？梢赃M行兩種語言的混合仿真，但推薦大家只對一種語言
2011-04-19 20:52:46151 ModelSim為HDL仿真工具，我們可以利用該軟件來實現(xiàn)對所設(shè)計的VHDL或Verilog程序進行仿真，支持IEEE常見的各種硬件描述語言標準。可以進行兩種語言的混合仿真，但推薦大家只對一種語言
2011-05-27 16:41:59132 本次設(shè)計將CAN總線控制器分解成三大模塊依次進行：設(shè)計寄存器邏輯模塊，完成對數(shù)據(jù)，控制器狀態(tài)以及處理器命令的存儲和讀寫功能：設(shè)計驗收濾波器模塊，完成幀的標識符的校驗，
2011-08-31 17:28:3653 本文首先介紹PCI總線控制器PCI9052與CAN總線通信控制器SJA1000的工作原理，并且介紹了PCI總線和CAN總線通信控制器接口的硬件和軟件實現(xiàn)方法。
2011-09-23 17:34:221938 
介紹了基于硬件描述語言Verilog HDL設(shè)計的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn),并通過Modelsim進行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CycloneⅢ系列FPGA上調(diào)試。實驗
2012-01-11 10:21:2125 基于對CAN 總線控制器的功能分析， 并應用Verilog語言進行軟件設(shè)計， 從而實現(xiàn)CAN節(jié)點之間的通信功能。
2012-04-28 09:56:5413818 
在此利用Verilog HDL設(shè)計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個模塊，然后用Verilog HDL硬件描述語言設(shè)計了各個功能模塊
2012-07-31 14:25:247806 
介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計與實現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計，并用ModelSim仿真測試，驗證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示
2012-08-13 17:22:1852 Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)
2012-10-08 14:48:310 本書以實例講解的方式對HDL語言的設(shè)計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設(shè)計流程、語法及建模方式等。
2012-11-28 13:32:57943 Verilog HDL 數(shù)字設(shè)計教程【作者：賀敬凱；出版社：西安電子科技大學出版社】（本資料為ppt） 內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機設(shè)計，仿真，還有好幾個可綜合設(shè)計的舉例，除了
2012-11-28 13:43:11489 運用低功耗C0rtex-M3微控制器STM32F103VBT6和FPGA芯片設(shè)計一種基于CAN總線的運動控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計和軟件結(jié)構(gòu)。利用FPGA高速處理能力實現(xiàn)控制算法，與外界通信采
2013-01-31 14:33:3945 Verilog HDL程序設(shè)計與實踐著重介紹了Verilog HDL語言
2015-10-29 14:45:4721 Verilog HDL作為一種規(guī)范的硬件描述語言被廣泛應用于電路的設(shè)計中。 他的設(shè)計描述可被不同的工具所支持可用不同器件來實現(xiàn)。利用 Verilog HDL語言自頂 向下的設(shè)計方法設(shè)計交通燈控制
2022-03-22 12:17:08115 Verilog HDL硬件描述語言
有需要的下來看看
2015-12-29 15:31:270 本章介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。verilog相關(guān)教程材料，有興趣的同學可以下載學習
2016-04-25 16:09:3214 本章介紹Verilog HDL的基本要素，包括標識符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類型。verilog相關(guān)教程材料，有興趣的同學可以下載學習。
2016-04-25 16:09:3216 Verilog_HDL語言的學習，為FPGA編程打下堅實的基礎(chǔ)
2016-05-19 16:40:5212 Xilinx FPGA工程例子源碼：FPGA實現(xiàn)CAN總線控制器源碼
2016-06-07 14:13:4387 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設(shè)計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計代碼并能夠進行一些簡單設(shè)計的Verilog HDL建模。
2016-07-15 15:27:000 設(shè)計與驗證，很不錯的一本書，《設(shè)計與驗證》以實例講解的方式對HDL語言的設(shè)計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設(shè)計流程、語法及建模方式等內(nèi)容
2016-10-10 17:04:40566 Verilog HDL硬件描述語言，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 11:20:1111 基于FPGA Verilog-HDL語言的串口設(shè)計
2017-02-16 00:08:5935 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL 設(shè)計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計代碼并能夠進行一些簡單設(shè)計的Verilog HDL建模。
2019-02-11 08:00:0095 Verilog HDL作為現(xiàn)在最流行的FPGA開發(fā)語言，當然是入門基礎(chǔ)。
2019-02-18 14:47:0010320 中國大學MOOC
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應用，并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應用、綜合應用和進階應用。
2019-08-06 06:12:003449 
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。
2019-09-27 07:02:001982 
硬件描述語言基本語法和實踐
（1）VHDL 和Verilog HDL的各自特點和應用范圍
（2）Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則
（3） Verilog HDL組合邏輯語句結(jié)構(gòu)
2019-07-03 17:36:0053 本文檔的主要內(nèi)容詳細介紹的是Verilog HDL語言組合邏輯設(shè)計方法以及QuartusII軟件的一些高級技巧。
2019-07-03 17:36:1219 本文檔的主要內(nèi)容詳細介紹的是三態(tài)門原理HDL語言DSP和ARM總線的仿真及Modelsim使用教程資料主要內(nèi)容包括了：1 ModelSimSE的使用流程，2 一個Verilog計數(shù)器仿真詳細
2019-07-09 16:49:2710 本文參照CAN2.0 總線協(xié)議設(shè)計了一個CAN 控制器軟核。具體設(shè)計采用TOP-DOWN 方式，上層采用模塊化設(shè)計，最底層模塊以Verilog 語言編寫而成。測試了軟核在Xilinx 公司
2019-07-19 17:48:4124 硬件電路的設(shè)計主要是CAN通信控制器與微處理器之間和CAN總線收發(fā)器與物理總線之間的接口電路的設(shè)計。CAN通信控制器是CAN總線接口電路的核心，主要完成CAN的通信協(xié)議，而CAN總線收發(fā)器的主要功能是增大通信距離，提高系統(tǒng)的瞬間抗干擾能力，保護總線，降低射頻干擾（RFI），實現(xiàn)熱防護等。
2020-03-13 10:45:506646 
電子技術(shù)設(shè)計的核心是EDA，目前，EDA技術(shù)的設(shè)計語言主要有Verilog HDL和VHDL兩種，相對來說Verilog HDL語言相對簡單，上手快，其語法風格與C語言類似，據(jù)統(tǒng)計，Verilog
2020-03-25 08:00:004 Verilog HDL和VHDL是目前兩種最常用的硬件描述語言，同時也都是IEEE標準化的HDL語言。
2020-08-25 09:14:348605 的是硬件描述語言。最為流行的硬件描述語言有兩種Verilog HDL/VHDL，均為IEEE標準。Verilog HDL具有C語言基礎(chǔ)就很容易上手，而VHDL語言則需要Ada編程基礎(chǔ)。另外Verilog
2020-09-01 11:47:094002 
Verilog HDL作為一種規(guī)范的硬件描述語言，被廣泛應用于電路的設(shè)計中。它的設(shè)計描述可被不同的工具所支持，可用不同器件來實現(xiàn)。利用Verilog HDL語言自頂向下的設(shè)計方法設(shè)計交通燈控制
2020-10-10 17:08:0034 利用Verilog_HDL語言設(shè)計出租車計費器案例。
2021-04-09 16:22:1661 CAN總線節(jié)點軟件的設(shè)計與實現(xiàn)說明。
2021-04-19 16:59:1020 簡單介紹Verilog HDL語言和仿真工具。
2021-05-06 16:17:10617 Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語言，也可描述邏輯電路圖、邏輯表達式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語言。
2021-07-23 14:36:559910 1. 軟件基本介紹 軟件基本介紹 ： Modelsim 是 Model Technology（Mentor Graphics 的子公司）的 HDL 硬件描述語言的仿真軟件，該軟件可以用來實現(xiàn)
2021-11-09 09:24:245151 
Verilog HDL入門教程-Verilog HDL的基本語法
2022-01-07 09:23:42159 CAN 總線插卡可以任意插在 PC AT XT 兼容機上，方便地構(gòu)成分布式監(jiān)控系統(tǒng)。因此，用 FPGA 實現(xiàn) CAN 總線通信控制器具有非常重要的應用價值。本篇將通過一個實例講解利用 FPGA 實現(xiàn) CAN 總線通信控制器的實現(xiàn)方法。
2022-07-29 09:43:222176 Verilog HDL 入門教程
2022-08-08 14:36:225 今天給大俠帶來基于FPGA的CAN總線控制器的設(shè)計，由于篇幅較長，分三篇。今天帶來第一篇，上篇，CAN 總線協(xié)議解析以及 CAN 通信控制器程序基本框架。話不多說，上貨。
2023-05-18 09:21:30868 
節(jié)點的硬件接口電路?；趯?b class="flag-6" style="color: red">CAN 總線控制器的功能分析， 并應用Verilog語言進行軟件設(shè)計， 從而實現(xiàn)CAN節(jié)點之間的通信功能。 0 引言 CAN 總線允許高達1M bit /s通訊速率， 支持多主通訊模式， 有高抗電磁干擾性而且能夠檢測出通信過程中產(chǎn)生的任何錯誤， 已被廣泛應用到各自動
2023-06-18 11:15:011796 節(jié)通過硬件描述語言Verilog HDL對二十進制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點。
2023-08-28 09:54:341116 
ModelSim為HDL仿真工具，我們可以利用該軟件來實現(xiàn)對所設(shè)計的VHDL或Verilog程 序進行仿真，支持IEEE常見的各種硬件描述語言標準。可以進行兩種語言的混合仿真，但 推薦大家只對一種語言仿真。
2024-01-14 09:47:470
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論