電子發(fā)燒友App
1 TLK3132在CPRI接口的應(yīng)用
為了處理射頻模塊拉遠(yuǎn)技術(shù)中基帶單元和射頻單元的光纖鏈接，國際上成立兩個標(biāo)準(zhǔn)化組織：一個是CPRI （Common Public Radio Interface），在2003年由華為、愛立信、NEC、西門子和北電發(fā)起成立的組織，致力于基帶、射頻接口的標(biāo)準(zhǔn)化；另一個是OBSAI （Open Base Station Architecture Initiative），由諾基亞、LG電子、三星電子等成立的聯(lián)盟。二者都定義了使基帶和射頻分離的標(biāo)準(zhǔn)化接口，也就是將宏基站分為基帶單元BBU和遠(yuǎn)端射頻單元RRU兩部分，BBU和RRU之間傳送I/Q數(shù)據(jù)和控制管理數(shù)據(jù)，其信號格式就是CPRI或者OBSAI所定義的標(biāo)準(zhǔn)接口。本文以CPRI接口為例，詳解TLK3132在射頻模塊拉遠(yuǎn)技術(shù)中的應(yīng)用。
1.1 CPRI接口
CPRI接口在傳輸用戶界面定義了物理層layer1和數(shù)據(jù)鏈路層layer2兩層協(xié)議。在物理層中，將上層接入點的數(shù)據(jù)進行串并/并串轉(zhuǎn)換，以及物理層的編解碼（CPRI接口推薦采用8B/10B，遵循IEEE 802.3 2005 Clause36建議）；在數(shù)據(jù)鏈路層，對上層接入點的I/Q數(shù)據(jù)、物理層協(xié)議數(shù)據(jù)、網(wǎng)絡(luò)協(xié)議數(shù)據(jù)（包括以太網(wǎng)數(shù)據(jù)、高層數(shù)據(jù)鏈路協(xié)議數(shù)據(jù)）和廠家自定義的控制信息等進行相應(yīng)的處理。
目前CPRI有三種建議的鏈路速率，分別是614.4Mbps、1228.8Mbps、2457.6Mbp。在發(fā)送側(cè)，把I/Q數(shù)據(jù)、控制協(xié)議信息、同步信息等復(fù)用為CPRI幀結(jié)構(gòu)信息，經(jīng)過物理層的8B/10B編碼后，通過光纖長距離傳播（幾公里到幾十公里）；在接收側(cè)，CPRI幀信號經(jīng)過串并轉(zhuǎn)換后經(jīng)過8B/10解碼成相應(yīng)的I/Q數(shù)據(jù)和控制協(xié)議信息，交由上層數(shù)據(jù)鏈路處理。
CPRI幀分成基本幀單元和超幀單元?；編瑔卧膸l是3.84MHz，包括16個字（表示為W=0…15，其中W0為控制字，后15個字為I/Q數(shù)據(jù)），根據(jù)不同的鏈路速率，字的長度分別為8bits、16bits（如圖7所示）、32bits。超幀單元是由256個基本幀單元組成，其中，第1個基本幀單元里的控制字寫入K28.5標(biāo)志作為超幀的同步控制信息，其余的255個基本幀單元里的控制字包含控制和管理字（C&M）、廠商自定義控制字等，并預(yù)留一些控制字。
圖7 線速率1228.8Mbps的CPRI基本幀結(jié)構(gòu)
在高速數(shù)據(jù)鏈路通信中，抖動指標(biāo)是非常關(guān)鍵的，CPRI接口相應(yīng)推薦了高速串行信號的眼圖和抖動規(guī)格。在SERDES發(fā)送側(cè)，CPRI要求的眼圖模板如圖8所示。
圖8 CPRI接口發(fā)送輸出眼圖模板（E.x.LV）
表1 E.6.LV， E.12.LV and E.24.LV發(fā)送器AC定時規(guī)格（參考資料CPRI Specification V2.0）
在CPRI接口的實現(xiàn)中，TLK3132完成高性能的串/并、并/串轉(zhuǎn)換，以及CPRI幀的同步和8B/10B編解碼，即CPRI接口物理層的相關(guān)功能實現(xiàn)。
1.2 應(yīng)用例子
根據(jù)前面關(guān)于TLK3132的器件特點分析和CPRI接口介紹，TLK3132可以很好地滿足CPRI接口的應(yīng)用要求，圖8是TLK3132在CPRI鏈路中的一個典型功能框圖：TLK3132接收來自光電轉(zhuǎn)換后的高速串行電信號，經(jīng)串并轉(zhuǎn)換后，提取相應(yīng)控制字符和有效字符并進行8B/10B解碼，送給ASIC或FPGA進行CPRI解幀處理；同時，也接收來自ASIC/FPGA的CPRI幀信號，進行相應(yīng)的8B/10B編碼后送給SERDES Core完成并串轉(zhuǎn)換。
在該電路中，TLK3132恢復(fù)時鐘送給PLL作為參考時鐘，同時其參考時鐘又來自PLL的輸出時鐘。為保證內(nèi)部CDR可靠工作，TLK3132要求參考時鐘跟輸入高速串行數(shù)據(jù)的頻偏控制在+/-200PPM以內(nèi)，因此外圍PLL在失鎖情況下，必須保證本地振蕩器的自由振蕩頻率要足夠穩(wěn)定，通常建議采用基于壓控晶振的時鐘方案。
圖8 TLK3132在CPRI接口的典型應(yīng)用
下面例子說明如何通過MDIO設(shè)置TLK3132相關(guān)寄存器的軟件配置。假設(shè)：CH0和CH1通道串行速率分別為1228.8Mbps和2457.6Mbps、并行接口采用SDR接口并工作在NBI模式、使能內(nèi)部8B/10B編解碼器、差分參考輸入122.888MHz時鐘，內(nèi)部抖動濾除鎖相環(huán)關(guān)閉，則在TI的TLK3132評估板上參考軟件配置如下。
START
CLAUSE 22 //選擇CLAUSE 22模式
SETPHYADD（00） //選擇物理地址0
WRITE（00， 8000） //軟件復(fù)位芯片，即對所有寄存器進行復(fù)位
READ（11， 3590， FFFF） // 驗證MDIO 功能是否正常
WRITE（1E， 9100） //把0x3FF0寫入0x9100寄存器，差分參考輸入作為SERDES Core的參考時鐘
WRITE（1F， 3FF0）
WRITE（1E， 9000） //高頻倍頻器的倍頻系數(shù)設(shè)為10
WRITE（1F， 1515）
WRITE（1E， 9001） //設(shè)置CH0為1/2速—1228.8Mbps、CH1為全速—2457.6Mbps
WRITE（1F， 6060）
WRITE（10， 8400） //并行接收時鐘選擇各自通道的恢復(fù)時鐘
WRITE（11， B197） //并口為SDR且工作在NBI模式、上升沿打數(shù)據(jù)、8B/10B使能
WRITE（1E， 9002） //設(shè)置CH0通道接收為交流耦合、自適應(yīng)均衡
WRITE（1F， 1005）
WRITE（1E， 9004） //設(shè)置CH1通道接收為交流耦合、自適應(yīng)均衡
WRITE（1F， 1005）
WRITE（1E， 900A） //設(shè)置CH0通道串行發(fā)送端的擺幅為1000mV，去加重為9.52% （0.87dB）
WRITE（1F， 0B21）
WRITE（1E， 900C） //設(shè)置CH1通道串行發(fā)送端的擺幅為1000mV，去加重為9.52% （0.87dB）
WRITE（1F， 0B21）
WRITE（10， 8C00） //數(shù)據(jù)通道復(fù)位
PAUSE（100） //等待芯片配置生效
WRITE（1E， 901B） //檢查SERDES Core內(nèi)部鎖相環(huán)是否鎖定
READ（1F， 0011， 0011）
STOP
1.3 實驗測試
由于串行口速率高達(dá)1228.8Mbps和2457.6Mbps，對PCB的layout提出較大的挑戰(zhàn)。同時TLK3132具有非常優(yōu)秀的損耗補償能力，可以調(diào)整最佳的去加重補償?shù)燃?，以得到最佳的信號完整性性能?/p>
在3.2節(jié)的例子中，反復(fù)發(fā)送K28.5字節(jié)數(shù)據(jù)，實際測試到的TLK3132發(fā)送端眼圖如圖9和圖10（分別對應(yīng)的串行速率為1228.8Mbps和2457.6Mbps），抖動主要來源于隨機噪聲，眼寬均在0.9UI以上，具有非常優(yōu)越的抖動性能（通過適當(dāng)調(diào)整去加重能力補償傳輸線FR4的損耗，以提高SI性能）。
圖9 1228.8Mbps發(fā)送側(cè)眼圖（經(jīng)5inches FR4走線，調(diào)整了最優(yōu)的去加重補償）
圖10 2457.6Mbps發(fā)送側(cè)眼圖（經(jīng)5inches FR4走線，調(diào)整了最優(yōu)去加重
2 總結(jié)
TLK3132是一款低功耗、低抖動、低成本、高性能的多速率收發(fā)器，靈活的內(nèi)部模塊配置功能使其廣泛地應(yīng)用于高速串行通信。
為了降低無線網(wǎng)絡(luò)的組網(wǎng)成本和提高覆蓋范圍，射頻拉遠(yuǎn)技術(shù)廣泛應(yīng)用在3G網(wǎng)絡(luò)建設(shè)，可把原基站內(nèi)的基帶單元和射頻單元通過標(biāo)準(zhǔn)化接口（如CPRI等）進行分離，達(dá)到一處機房多處天線配置的網(wǎng)絡(luò)布局，以減少運營商對固定機房的投資。作為CPRI接口實現(xiàn)的一個關(guān)鍵技術(shù)—高速串并/并串收發(fā)器，TLK3132提供非常優(yōu)越的SI性能、標(biāo)準(zhǔn)的8B/10B和通道同步處理、靈活的片內(nèi)時鐘產(chǎn)生和分布等，完全能滿足高可靠、多速率的CPRI接口標(biāo)準(zhǔn)要求。
工商網(wǎng)監(jiān)
評論