UltraScale? 架構(gòu)通過(guò)在完全可編程的架構(gòu)中應(yīng)用最先進(jìn)的ASIC 技術(shù)，可應(yīng)對(duì)上述這些挑戰(zhàn)。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同時(shí)還能從單芯片
2013-07-09 20:22:02
3579 Xilinx采用首個(gè)ASIC級(jí)UltraScale可編程架構(gòu)之首款20nm All Programmable器件開始投片常見(jiàn)問(wèn)題解答：什么是UltraScale 架構(gòu)?ASIC 級(jí) UltraScale 架構(gòu)能為賽靈思 FPGA、3D IC 和 SoC 帶來(lái)哪些優(yōu)勢(shì)?
2013-07-09 20:28:522137 昨日臺(tái)積電官方宣布，16nm FinFET Plus（簡(jiǎn)稱16FF+）工藝已經(jīng)開始風(fēng)險(xiǎn)性試產(chǎn)。16FF+是標(biāo)準(zhǔn)的16nm FinFET的增強(qiáng)版本，同樣有立體晶體管技術(shù)在內(nèi)，號(hào)稱可比20nm SoC平面工藝性能提升最多40％，或者同頻功耗降低最多50％。
2014-11-14 09:31:582127 在率先量產(chǎn)20nm UltraScale系列產(chǎn)品之后，全球領(lǐng)先的All Programmable解決方案提供商賽靈思最近又推出了全新的16nm UltraScale+系列FPGA、3D IC和MPSoC產(chǎn)品。再次實(shí)現(xiàn)了遙遙領(lǐng)先一代的優(yōu)勢(shì)。
2015-03-04 09:47:261887 基于 16nm UltraScale+ MPSoC 架構(gòu)的 All Programmable RFSoC 在單芯片上集成 RF 數(shù)據(jù)轉(zhuǎn)換器，可將系統(tǒng)功耗和封裝尺寸減少最高達(dá) 50%-70%
2017-10-10 11:05:479395 基于Xilinx 16nm Virtex UltraScale+ 器件VU9P的異構(gòu)計(jì)算實(shí)例F3在阿里云上線了！我們借此機(jī)會(huì)，對(duì)阿里云FPGA計(jì)算服務(wù)本身，以及這次發(fā)布的F3實(shí)例的底層硬件架構(gòu)和平臺(tái)架構(gòu)做一個(gè)技術(shù)解讀....
2018-06-28 09:57:5627698 
對(duì)于UltraScale/UltraScale+芯片，幾乎FPGA內(nèi)部所有組件都是可以部分可重配置的
2023-12-14 16:16:22286 
UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同時(shí)還能從單芯片擴(kuò)展到3D IC。
2013-07-15 15:43:383026 賽靈思公司今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P，從而進(jìn)一步擴(kuò)展了旗下 16 納米 （nm） Virtex? UltraScale+? 產(chǎn)品系列。
2019-08-24 09:09:073390 賽靈思今天宣布推出兩款賽靈思汽車級(jí)（ XA ）新器件 Zynq?UltraScale+? MPSoC 7EV 和 11EG ，進(jìn)一步豐富其汽車級(jí) 16nm 產(chǎn)品系列。
2019-11-12 17:10:47980 可編程器件的編程原理是什么？指令集對(duì)CPU的意義是什么？
2021-11-30 07:39:47
可編程邏輯器件是如何發(fā)展的？
2021-04-29 06:23:22
CPLD是什么？FPGA包含哪幾類可編程資源呢？FPGA可編程器件和CPLD可編程器件有哪些相同點(diǎn)和不同點(diǎn)？
2021-11-10 07:42:51
PLD可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。一般的PLD的集成度很高
2021-07-22 09:05:48
PSoC Creator簡(jiǎn)化可編程器件上的軟硬件協(xié)同設(shè)計(jì)
2021-02-23 06:50:24
440萬(wàn)個(gè)邏輯單元。Virtex VU440 UltraScale器件的推出， 讓賽靈思在器件密度方面的優(yōu)勢(shì)從28nm的2倍提升到20nm的4倍，容量超過(guò)了所有其他任何可編程器件?！ ?. 賽靈思實(shí)現(xiàn)
2013-12-17 11:18:00
描述PMP10555 參考設(shè)計(jì)提供為移動(dòng)無(wú)線基站應(yīng)用中的 Xilinx? Ultrascale? 16nm 系列 FPGA/SoC 供電所需的所有電源軌。此設(shè)計(jì)對(duì)內(nèi)核及兩個(gè)多輸出降壓型穩(wěn)壓器 IC
2018-11-19 14:58:25
`描述PMP10555 參考設(shè)計(jì)提供為移動(dòng)無(wú)線基站應(yīng)用中的 Xilinx? Ultrascale? 16nm 系列 FPGA/SoC 供電所需的所有電源軌。此設(shè)計(jì)對(duì)內(nèi)核及兩個(gè)多輸出降壓型穩(wěn)壓器 IC
2015-05-11 10:46:35
ZYNQ Ultrascale+ MPSOC FPGA教程
2021-02-02 07:53:25
本文詳細(xì)介紹了可編程器件、可重編程器件和可重配置器件的基本概念，它對(duì)正確選擇器件很有必要。
2021-04-29 06:29:09
本文將主要介紹如何利用Lattice公司的可編程器件設(shè)計(jì)車用顯示系統(tǒng)。
2021-05-17 06:09:40
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器 Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器，只支持在 Zynq
2021-01-07 16:02:09
如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器？
2021-01-22 06:29:21
通過(guò)ＡＲＭ對(duì)可編程器件進(jìn)行配置的的設(shè)計(jì)和實(shí)現(xiàn)
2021-04-13 06:20:21
UltraScale+ MPSoC 平臺(tái)，集成了四核 Cortex?-A53 處理器，雙核 Cortex?-R5 實(shí)時(shí)處理單元以及 Mali-400 MP2 圖形處理單元及 16nm FinFET+ 可編程邏輯了解更多>>
2020-10-09 10:21:45
RAM就可以改變可編程器件的邏輯。可編程器件的LE中，其輸入陣列中是不是列和行都是實(shí)際導(dǎo)線，根據(jù)具體的需要把需要的節(jié)點(diǎn)‘焊接'在一起。忘指點(diǎn)。謝謝。
2013-07-13 17:06:40
HAD輔助設(shè)計(jì)軟件有哪些功能？電路模塊HDL程序是怎樣生成的？管理電路單元庫(kù)程序的設(shè)計(jì)思路是怎樣的？請(qǐng)問(wèn)如何去設(shè)計(jì)可編程器件輔助軟件？
2021-04-14 06:21:42
擴(kuò)展了旗下 16 納米 (nm)Virtex? UltraScale+? 產(chǎn)品系列。VU19P擁有 350 億個(gè)晶體管，有史以來(lái)單顆芯片最高邏輯密度和最大I/O 數(shù)量，用以支持未來(lái)最先進(jìn) ASIC 和 SoC 技術(shù)的仿真與原型設(shè)計(jì)，同時(shí)，也將廣泛支持測(cè)試測(cè)量、計(jì)算、網(wǎng)絡(luò)、航空航天和國(guó)防等相關(guān)應(yīng)用。
2020-11-02 08:34:50
描述PMP10555參考設(shè)計(jì)提供為移動(dòng)無(wú)線基站移動(dòng)無(wú)線應(yīng)用中的 Xilinx? Ultrascale? 16nm 系列 FPGA/SoC 供電所需的所有電源軌。此設(shè)計(jì)對(duì)內(nèi)核及兩個(gè)多輸出降壓型穩(wěn)壓器
2022-09-28 06:56:35
單片機(jī)與可編程器件教程
本教程包括:
一.用AT89C52 和TLC1543實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)
二.紅外學(xué)習(xí)機(jī)的設(shè)計(jì)原理及應(yīng)用江蘇張家港沙洲工學(xué)院 趙海蘭摘要 簡(jiǎn)單介紹
2010-04-14 14:38:48
44 采用可編程器件設(shè)計(jì)電路，利用MAX+plus II設(shè)計(jì)軟件中LPM元件庫(kù)所提供的lpm_counter元件，實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。該計(jì)數(shù)器電路與結(jié)構(gòu)無(wú)關(guān)，可編程器件的芯片利用率及效率達(dá)到最
2010-12-29 17:47:0755 Programmable器件;發(fā)布行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu)UltraScale?。這些具有里程碑意義的行業(yè)第一發(fā)布，延續(xù)了賽靈思在28nm領(lǐng)域投片首款器件以及在All Programmable SoC、All Programmable 3D IC和SoC增強(qiáng)型設(shè)計(jì)套件上所實(shí)現(xiàn)的一系列行業(yè)第一的優(yōu)勢(shì)。
2013-07-09 20:01:503807 演講稿：湯立人先生詳解Xilinx首個(gè)ASIC級(jí)可編程架構(gòu)UltraScale 行業(yè)首款20nm All Programmable器件； 行業(yè)首個(gè)ASIC級(jí)可編程架構(gòu) ；比同類競(jìng)爭(zhēng)產(chǎn)品提前一年實(shí)現(xiàn)1.5至2倍的性能和集成度
2013-07-09 22:35:1088 繼行業(yè)首個(gè)SoC增強(qiáng)型Vivado設(shè)計(jì)套件發(fā)布以來(lái)，Xilinx又一巔峰之作:ASIC級(jí)UltraScale架構(gòu)震撼登場(chǎng)。UltraScale架構(gòu)是Xilinx推出的業(yè)內(nèi)首款A(yù)SIC級(jí)可編程架構(gòu)
2013-07-11 16:23:402431 2015年2月25日，中國(guó)北京—— All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 （NASDAQ： XLNX）今日宣布，其16nm UltraScale+? 系列FPGA、3D
2015-03-02 09:59:29785 ? Design Suite2016.1 的 HLx版本。該全新套件新增了 SmartConnect技術(shù)支持，能為UltraScale?和UltraScale+產(chǎn)品組合帶來(lái)前所未有的高性能。
2016-04-21 10:07:291841 2016年5月27日，中國(guó)北京——全可編程技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 （Xilinx， Inc. （NASDAQ:XLNX））今天宣布擴(kuò)展其16nm UltraScale+? 產(chǎn)品路線圖
2016-05-27 10:17:10528 All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx， Inc. ）宣布，16nm UltraScale+? 產(chǎn)品組合提前達(dá)成重要的量產(chǎn)里程碑，本季度開始接受量產(chǎn)器件訂單。
2016-10-13 11:10:521302 Web Service）在亞馬遜彈性云計(jì)算（Amazon EC2）F1 新實(shí)例中采用了賽靈思16nm UltraScale+ 現(xiàn)場(chǎng)可編程門陣列（FPGA），以加速基因、金融分析、視頻處理、大數(shù)據(jù)、安全和機(jī)器學(xué)習(xí)推斷等工作負(fù)載。
2017-01-13 13:07:111497 作者：Steve Leibson, 賽靈思戰(zhàn)略營(yíng)銷與業(yè)務(wù)規(guī)劃總監(jiān) 采用16nm工藝的Virtex UltraScale+全可編程器件的最多DSP數(shù)量是11904DSP48E2 slices。那是
2017-02-08 03:10:31363 
?和UltraScale+產(chǎn)品組合帶來(lái)前所未有的高性能。Vivado Design Suite2016.1版本包含SmartConnect技術(shù)擴(kuò)展，可解決高性能數(shù)百萬(wàn)系統(tǒng)邏輯單元設(shè)計(jì)中的系統(tǒng)互聯(lián)瓶頸，從而讓UltraScale和UltraScale+器件組合在實(shí)現(xiàn)高利用率的同時(shí)
2017-02-08 14:09:02338 與100多家客戶積極接觸，目前已向其中60 多家客戶發(fā)貨器件和/或開發(fā)板。 Virtex UltraScale+ 器件加上 Zynq? UltraScale+ MPSoC 和 Kintex? UltraScale+ FPGA展示了賽靈思16nm產(chǎn)品組合三大系列已經(jīng)悉
2017-02-08 18:03:19248 ? UltraScale+? MPSoC 器件不僅提供 64 位處理器可擴(kuò)展性，同時(shí)還將實(shí)時(shí)控制與軟硬件引擎相結(jié)合，支持圖形、視頻、波形與數(shù)據(jù)包處理。集成支持高級(jí)分析的、基于 ARM? 的系統(tǒng)和可實(shí)現(xiàn)任務(wù)加速的片上可編程邏輯，可為從 5G 無(wú)線到新一代 ADAS 乃至工業(yè)物聯(lián)網(wǎng)的各種應(yīng)用創(chuàng)造無(wú)線可能。
2017-02-08 19:26:41252 支持主流市場(chǎng)現(xiàn)在即可采用或者驗(yàn)證新一代器件，系統(tǒng)級(jí)性能功耗比將比28nm器件高2-5倍 賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布支持16nm UltraScale+
2019-10-06 17:48:00660 提前交付業(yè)界首款 16nm 多處理器 SoC（MPSoC）。早期版本的 Zynq? UltraScale+? MPSoC 能幫助賽靈思客戶立即開始設(shè)計(jì)并提供基于 MPSoC 的系統(tǒng)。Zynq
2017-02-09 01:00:08165 作者 張國(guó)斌 今天，全球第一款采用16nm FinFET+工藝的異構(gòu)多核處理器投片了！這就是賽靈思公司采用臺(tái)積電16nm 16FF+ (FinFET plus)工藝的Zynq
2017-02-09 03:15:11379 (NASDAQ:XLNX)）今天宣布開始投片業(yè)界首款全可編程(All Programmable)多處理器SoC（MPSoC），采用臺(tái)積公司(TSMC)16nm FF+工藝，并面向ADAS、無(wú)人駕駛汽車、工業(yè)
2017-02-09 03:17:42182 的16nm UltraScale?+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級(jí)可編程邏輯進(jìn)行了協(xié)同優(yōu)化，能夠充分發(fā)揮量產(chǎn)級(jí)UltraScale+器件的優(yōu)勢(shì)，進(jìn)而
2017-02-09 03:25:37357 《賽靈思中國(guó)通訊》雜志第 55 期的封面報(bào)道從系統(tǒng)層面向您詳細(xì)介紹了賽靈思最新推出的 16nm UltraScale+? FPGA、3D IC 產(chǎn)品系列及其第二代 Zynq? 全可編程 SoC
2017-02-09 04:54:37168 ，在此基礎(chǔ)上，賽靈思剛剛又推出了其16nm UltraScale+?系列器件?？蛻舨捎迷?b class="flag-6" style="color: red">器件系列構(gòu)建的系統(tǒng)相比采用賽靈思28nm器件所設(shè)計(jì)的類似系統(tǒng)的性能功耗比可
2017-02-09 06:28:121249 
作者：Steve Leibson, 賽靈思戰(zhàn)略營(yíng)銷與業(yè)務(wù)規(guī)劃總監(jiān) 今天賽靈思推出了三款UltraScale+ 16nm器件族中的24種新器件，并且他們包含了許多新構(gòu)件。 接下來(lái)的幾天里Xcell
2017-02-09 09:11:37109 以賽靈思 20nm UltraScale 系列的成功為基礎(chǔ)，賽靈思現(xiàn)又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC，憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC（MPSoC）技術(shù)，再次領(lǐng)先一代提供了遙遙領(lǐng)先的價(jià)值優(yōu)勢(shì)。
2017-02-11 16:08:11660 可編程器件緒論
2017-09-19 15:40:117 Xilinx的六位專家在IEEE Micro雜志3/4月刊上聯(lián)名發(fā)表了一篇15頁(yè)的長(zhǎng)文深度描述了Xilinx 16nm Zynq UltraScale+ MPSoC相關(guān)技術(shù)信息。您可以通過(guò)在線瀏覽
2017-11-16 20:01:542562 
（可編程產(chǎn)業(yè)的首款A(yù)SIC級(jí)架構(gòu)）的產(chǎn)品。UltraScale架構(gòu)充分發(fā)揮Vivado設(shè)計(jì)套件中尖端EDA技術(shù)的優(yōu)勢(shì)，使客戶能夠快速開展新一代All Programmable創(chuàng)新。在28nm節(jié)點(diǎn)
2018-01-12 05:49:45706 本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoC 和 Zynq UltraScale+ RFSoC 器件中是否存在任何漏洞。
2018-06-28 15:53:002492 賽靈思公司 （Xilinx）今天宣布擴(kuò)展其16nm UltraScale+ 產(chǎn)品路線圖，面向數(shù)據(jù)中心新增加速?gòu)?qiáng)化技術(shù)。其成品將可以提供賽靈思業(yè)界領(lǐng)先的16nm FinFET+ FPGA與集成
2018-08-19 09:19:00968 賽靈思在UltraScale+產(chǎn)品系列及設(shè)計(jì)工具上一直與100多家客戶積極接觸，目前已向其中60多家客戶發(fā)貨器件和/或開發(fā)板
2018-08-10 11:35:001738 加入Xilinx技術(shù)營(yíng)銷工程師Eric Crabill，他分享了我們商用UltraScale +器件設(shè)計(jì)中應(yīng)用的科學(xué)成果，該器件具有出色的可靠性，可用性和可維護(hù)性 - 通常稱為RAS。
2018-11-21 06:41:081892 該視頻重點(diǎn)介紹了Xilinx 16nm Kintex UltraScale +器件中雙工作電壓的性能，功耗和靈活性。
2018-11-21 06:11:004627 該視頻重點(diǎn)介紹了UltraScale +產(chǎn)品系列的第一個(gè)成員Zynq?UltraScale+?MPSoC，并展示了使用可編程邏輯中的DDR4 SDRAM IP的存儲(chǔ)器接口系統(tǒng)的穩(wěn)健性。
2018-11-29 06:36:003044 觀看本視頻了解賽靈思是如何將58Gb / s PAM4收發(fā)器集成到16nm Virtex UltraScale + FPGA系列產(chǎn)品中的。這些業(yè)界領(lǐng)先的高端FPGA可用于現(xiàn)有數(shù)據(jù)中心互連，5G
2018-11-28 06:45:052206 本視頻重點(diǎn)介紹了針對(duì)16nm UltraScale + FPGA和MPSoC的Xilinx集成100G以太網(wǎng)解決方案，增強(qiáng)了基于IEEE 802.3bj規(guī)范的Reed-Solomon前向糾錯(cuò)模塊（RS-FEC）模塊。
2018-11-28 06:40:004353 Zynq?UltraScale+?MPSoC，現(xiàn)已開始發(fā)售。視頻向您重點(diǎn)介紹了Xilinx UltraScale +產(chǎn)品組合的第一位成員
2018-11-27 06:47:003262 該視頻重點(diǎn)介紹了UltraScale +產(chǎn)品組合的第一個(gè)成員，Zynq?UltraScale+?MPSoC，以及其多樣化收發(fā)器技術(shù)的穩(wěn)健性。
2018-11-27 06:33:002501 在本視頻中，了解Xilinx采用高帶寬存儲(chǔ)器（HBM）和CCIX技術(shù)的16nm Virtex UltraScale + FPGA的功能和存儲(chǔ)器帶寬。
2018-11-27 06:20:003624 另一個(gè)行業(yè)首先，該演示展示了Xilinx 16nm Virtex UltraScale + FPGA，其集成的100G以太網(wǎng)MAC和RS-FEC協(xié)同工作，通過(guò)具有挑戰(zhàn)性的電氣或光學(xué)互連發(fā)送數(shù)據(jù)。
2018-11-27 05:55:003289 了解Xilinx如何在UltraScale器件中推進(jìn)其突破性的部分重配置技術(shù)。
該視頻全面介紹了20nm UltraScale FPGA的新功能，擴(kuò)展功能和系統(tǒng)要求。
2018-11-26 06:45:001988 了解XPE for UltraScale和UltraScale +器件的關(guān)鍵精度改進(jìn)之一。
從XPE 2015.4開始，將“扇出”邏輯表示替換為“路由復(fù)雜度”算法，以解決邏輯與信號(hào)之間的功率相關(guān)性問(wèn)題。
2018-11-23 06:00:003075 賽靈思率先發(fā)布業(yè)界首款16nm產(chǎn)品，Xilinx 16nm UltraScale +系列產(chǎn)品（FPGA，3D IC和MPSoC）結(jié)合了全新的內(nèi)存，3D-on-3D，以及多處理SoC（MPSoC）技術(shù)
2018-11-22 06:49:004316 本視頻向您演示了賽靈思16nm MPSoC產(chǎn)品系列的最新成員Zynq UltraScale + MPSoC EV器件的強(qiáng)大的實(shí)時(shí)視頻處理功能。該器件專為視頻處理等應(yīng)用優(yōu)化，集成H.264 / H.265視頻編解碼
單元，能夠以每秒60幀的速率同時(shí)對(duì)視頻進(jìn)行4K編碼和解碼操作。
2018-11-22 05:51:004039 關(guān)鍵詞：UltraScale+ , MPSoC , 3D IC 引言 在賽靈思 20nm UltraScale MT 系列成功基礎(chǔ)上，賽靈思現(xiàn)又推出了全新的 16nm UltraScale+ 系列
2018-12-28 00:02:02832 本文檔的詳細(xì)介紹的是電子技術(shù)基礎(chǔ)知識(shí)存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門陣列的介紹主要內(nèi)容包括了： 1 只讀存儲(chǔ)器，2 隨機(jī)存取存儲(chǔ)器，3 復(fù)雜可編程邏輯器件，4 現(xiàn)場(chǎng)可編程門陣列，5 用EDA技術(shù)和可編程器件的設(shè)計(jì)例題
2019-02-22 08:00:0028 Zynq RFSoC 將 RF 數(shù)據(jù)轉(zhuǎn)換器、SD-FEC 內(nèi)核以及高性能 16nm UltraScale+ 可編程邏輯和 ARM 多處理系統(tǒng)完美集成在一起打造出了一個(gè)全面的模數(shù)信號(hào)鏈。
2019-07-29 11:54:452159 All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布：16nm UltraScale+ 產(chǎn)品組合提前達(dá)成重要的量產(chǎn)里程碑，本季度開始接受量產(chǎn)器件訂單。
2019-08-01 16:10:442295 UltraScale+ 器件系列以低功耗半導(dǎo)體工藝（TSMC 16 納米FinFET+）為基礎(chǔ)，與 7 系列 FPGA 及 SoC 相比，能將整體器件級(jí)電源節(jié)省達(dá) 60%。架構(gòu)改進(jìn)。
2019-08-01 15:46:331252 賽靈思 UltraScale+ 產(chǎn)品組合是業(yè)界唯一的一款基于 FinFET 的可編程技術(shù)。其包括 Zynq、Kintex 和 Virtex UltraScale+ 器件，相對(duì)于 28nm 產(chǎn)品而言,性能功耗比提升 2-5 倍，能支持 5G 無(wú)線、軟件定義網(wǎng)絡(luò)和下一代高級(jí)駕駛員輔助系統(tǒng)等市場(chǎng)領(lǐng)先應(yīng)用。
2019-07-30 16:08:262867 Virtex UltraScale+ 器件加上 Zynq UltraScale+ MPSoC 和 Kintex UltraScale+ FPGA展示了賽靈思16nm產(chǎn)品組合三大系列已經(jīng)悉數(shù)登場(chǎng)。
2019-07-30 17:14:492239 通過(guò)與 Vivado 設(shè)計(jì)套件的協(xié)同優(yōu)化可以完全發(fā)揮 UltraScale+ 產(chǎn)品系列的功耗性能比優(yōu)勢(shì)，以及 SmartCORE 及 LogiCORE IP 的完整目錄。此次發(fā)布延續(xù)了賽靈思在 UltraScale+ 產(chǎn)品上所創(chuàng)造的一系列里程碑。
2019-08-01 10:06:262269 Virtex UltraScale VU440 FPGA 是賽靈思2015年1月率先發(fā)貨的全球最大容量的 20nm 可編程邏輯器件，采用第二代堆疊硅片互聯(lián)技術(shù)，擁有 440 萬(wàn)邏輯單元，可提供
2019-08-01 09:37:438194 賽靈思UltraScale架構(gòu)：行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu)，可從20nm平面晶體管結(jié)構(gòu) （planar）工藝向16nm乃至FinFET晶體管技術(shù)擴(kuò)展，從單芯片（monolithic）到3D IC擴(kuò)展。
2019-12-18 15:30:23801 Xilinx 用兩個(gè) 96 位獨(dú)特器件標(biāo)識(shí)符（稱為器件 DNA）為每個(gè) Zynq UltraScale+ 器件編程。一個(gè) DNA 值位于可編程邏輯 (PL) 中，另一個(gè) DNA 值位于處理系統(tǒng) (PS) 中。這兩個(gè) DNA 值是不同的，但每個(gè) DNA 都有以下屬性及讀取訪問(wèn)方法。
2022-02-08 14:19:491149 
Xilinx 用兩個(gè) 96 位獨(dú)特器件標(biāo)識(shí)符（稱為器件 DNA）為每個(gè) Zynq UltraScale+ 器件編程。一個(gè) DNA 值位于可編程邏輯 (PL) 中，另一個(gè) DNA 值位于處理系統(tǒng) (PS) 中。這兩個(gè) DNA 值是不同的，但每個(gè) DNA 都有以下屬性及讀取訪問(wèn)方法。
2021-01-23 06:32:3310 UltraScale和UltraScale+進(jìn)一步增強(qiáng)了Clock root的概念，從芯片架構(gòu)和Vivado支持方面都體現(xiàn)了這一點(diǎn)。為了理解這一概念，我們先看看UltraScale/UltraScale+的時(shí)鐘資源。
2022-05-12 15:34:311380 我們很高興宣布，我們已經(jīng)完成了 Zynq UltraScale+ 全功耗域（ FPD ）和可編程邏輯（ PL ）功耗域的功能安全認(rèn)證。由此，我們的 Zynq UltraScale+ 器件率先成為全面
2022-11-17 09:54:13591 AMD-Xilinx在20nm & 16nm節(jié)點(diǎn)Ultrascale系列器件使用FinFET工藝，F(xiàn)inFET與Planar相比在相同速度條件下功耗低20%-50%。
2022-12-29 14:44:491165 UltraScale是基于20nm工藝制程的FPGA，而UltraScale+則是基于16nm工藝制程的FPGA。
2023-03-09 14:12:544129 IP_數(shù)據(jù)表(Z-3):GPIO for TSMC 16nm FF+
2023-03-16 19:34:181 臺(tái)積電的16nm有多個(gè)版本，包括16nm FinFET、16nm FinFET Plus技術(shù)（16FF +）和16nm FinFET Compact技術(shù)（16FFC）。
2023-04-14 10:58:15636 介紹一下Xilinx公司的新一代Zynq UltraScale+ RFSoC器件，可用于LTE、5G、SDR、衛(wèi)星通信等無(wú)線平臺(tái)。
2023-05-22 10:38:593966 
IP_數(shù)據(jù)表(Z-3):GPIO for TSMC 16nm FF+
2023-07-06 20:20:310 電子發(fā)燒友網(wǎng)站提供《UltraScale+器件用于PCI Express的集成模塊產(chǎn)品指南.pdf》資料免費(fèi)下載
2023-09-14 10:30:230 電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+器件封裝和管腳用戶指南.pdf》資料免費(fèi)下載
2023-09-13 10:30:451 可編程器件（Programmable devices）是一種集成電路，可以在生產(chǎn)過(guò)程中通過(guò)編程改變其功能和性能。它們具有的特點(diǎn)和發(fā)展歷程可以追溯到20世紀(jì)60年代的早期靜態(tài)隨機(jī)存儲(chǔ)器（SRAM
2023-12-21 17:19:43299
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論