解密：Achronix 7nm eFPGA的設(shè)計(jì)方法

在半導(dǎo)體行業(yè)，沒有比FPGA更寡頭的市場(chǎng)了，馬太效應(yīng)所建立的護(hù)城河讓任何一個(gè)新玩家都面臨著勇氣的巨大考驗(yàn)。好在FPGA的競(jìng)爭(zhēng)并不拒絕方法論角逐的機(jī)會(huì)，人們很容易在成功者昔日的道路上看到這樣的軌跡——?jiǎng)?chuàng)新的設(shè)計(jì)方法和商業(yè)模式。對(duì)于新玩家而言，這是一條近道。Achronix進(jìn)入FPGA市場(chǎng)已經(jīng)有幾年了，除了交付FPGA芯片這種傳統(tǒng)模式，向SOC公司提供嵌入式FPGA IP就是他們走“近道”的方法，而在他們最新推出的第四代eFPGA產(chǎn)品Speedcore Gen4 eFPGA IP時(shí)，除了TSMC 7nm工藝所產(chǎn)生的對(duì)標(biāo)聯(lián)想外，其在設(shè)計(jì)方法上也走了更多。

算力對(duì)硬件提出的要求

為AI、機(jī)器學(xué)習(xí)這類前沿應(yīng)用提供技術(shù)產(chǎn)品的公司都在面對(duì)這類問題：摩爾定律在減速的同時(shí)，通信網(wǎng)絡(luò)帶寬在急劇增加，邊緣計(jì)算，數(shù)十億計(jì)的物聯(lián)網(wǎng)設(shè)備，意味著每秒數(shù)十億到數(shù)萬億次的運(yùn)算。傳統(tǒng)云和企業(yè)數(shù)據(jù)中心計(jì)算資源和通信基礎(chǔ)設(shè)施無法滿足數(shù)據(jù)速率的指數(shù)級(jí)增長(zhǎng)、快速變化的安全協(xié)議、以及許多新的網(wǎng)絡(luò)和連接要求。傳統(tǒng)的多核CPU和SoC無法在沒有輔助的情況下獨(dú)立滿足這些要求。算力的提升主要依靠針對(duì)特定應(yīng)用和數(shù)據(jù)集的體系結(jié)構(gòu)進(jìn)行專門優(yōu)化。未來的微處理器將包括幾個(gè)特定于域的核，這些核僅能很好地執(zhí)行某一類計(jì)算，但它們的性能明顯優(yōu)于通用核。

?

圖：這張圖顯示了40年來計(jì)算性能要求的變化

Achronix 公司市場(chǎng)營(yíng)銷副總裁Steve Mensor認(rèn)為，不同應(yīng)用對(duì)于計(jì)算的要求不同，如計(jì)算加速要求高能耗比，5G則要求低功耗高性能的可編程硬件，邊緣計(jì)算要求最低功耗，計(jì)算存儲(chǔ)需要低功耗低成本，網(wǎng)絡(luò)加速和智能卡則需要用于CPU卸載的高速率加速器，而汽車駕駛則需要低成本和低功耗的硬件加速?！癋PGA最適合AI/ML的這些多元應(yīng)用場(chǎng)景，”Mensor說?！叭绻枰ㄓ渺`活性，CPU最合適，如果是專用場(chǎng)景，ASIC最強(qiáng)，但它不可變，應(yīng)用上不靈活。GPU和FPGA是最適合AI計(jì)算應(yīng)用的，相對(duì)而言，GPU更適合云端計(jì)算，F(xiàn)PGA則是邊緣計(jì)算?！?/div>

圖：Speedcore下一代的路由結(jié)構(gòu)

此外，該路由結(jié)構(gòu)中還有專用的總線多路復(fù)用器，可滿足更廣泛的多路復(fù)用要求。“這種設(shè)計(jì)使得總線功能的性能提高了2倍，節(jié)省了LUT的資源，提高了綜合資源利用率。這為高帶寬和低延遲應(yīng)用提供了很好的方案，并在業(yè)界首次實(shí)現(xiàn)了將網(wǎng)絡(luò)優(yōu)化應(yīng)用于FPGA互連?！盡ensor說道。