基于FPGA的HDMI高清顯示接口驅(qū)動(dòng)

FPGA仿真篇-使用腳本命令來加速仿真二

基于FPGA的HDMI高清顯示借口驅(qū)動(dòng)

基于FPGA灰度圖像高斯濾波算法的實(shí)現(xiàn)

FPGA為什么比CPU和GPU快

基于Xilinx FPGA的視頻圖像采集系統(tǒng)

汽車級(jí) Zynq UltraScale+ MPSoC 系列面世

不僅服務(wù)硬件工程師，2018年賽靈思如何布局AI？

2017人工智能熱詞 TOP10，第一竟然不是AI

賽靈思換帥：持續(xù)求變，創(chuàng)新不斷

從賽靈思FPGA設(shè)計(jì)流程看懂FPGA設(shè)計(jì)

HDMI是（High Definition Multimedia Interface）的縮寫，意思是高清晰度多媒體接口，是一種數(shù)字化視頻/音頻接口技術(shù)，適合影像傳輸?shù)膶Ｓ眯蛿?shù)字化接口，可同時(shí)傳送音頻和影像信號(hào)，最高數(shù)據(jù)傳輸速度為48Gbps（2.1版），HDMI相較于VGA接口，它傳輸?shù)?a target="_blank">信息量大，色彩度高，傳輸速度快等顯著優(yōu)點(diǎn)。

一般來說驅(qū)動(dòng)HDMI有兩種方法，有些開發(fā)板是用一顆專用的HDMI芯片ADV7511做HDMI的輸出使用，ADV7511 是一款高速高清晰度多媒體接口(High Definition Multimedia Interface HDMI)發(fā)送器。能夠處理的數(shù)據(jù)速率高達(dá)165MHz(1080p @60H, UXGA @60Hz)，輸出數(shù)據(jù)速率高達(dá) 225MHz。

Digilent官方出品的ZYBO開發(fā)板，上面一個(gè)雙向的HDMI端口，直接連接在PL的引腳上，所以這次博主分享的工程是用ZYBOPL端的IO口模擬HDMI接口，首先先來講一下HDMI的顯示原理主要是TMDS，該部分摘自博客：

HDMI 采用和 DVI 相同癿傳輸原理——TMDS（Transition Minimized Differential

signal），最小化傳輸差分信號(hào)。

TMDS 傳輸系統(tǒng)分為兩個(gè)部分：發(fā)送端和接收端。 TMDS 發(fā)送端收到HDMI 接口傳來的表示 RGB 信號(hào)的24 位并行數(shù)據(jù)（TMDS 對(duì)每個(gè)像素的 RGB 三原色分別按 8bit 編碼，即 R信號(hào)有 8 位，G 信號(hào)有 8 位，B 信號(hào)有 8 位），然后對(duì)這些數(shù)據(jù)進(jìn)行編碼和并/串轉(zhuǎn)換，再將表示 3 個(gè) RGB 信號(hào)的數(shù)據(jù)分別分配到獨(dú)立的傳輸通道發(fā)送出去。接收端接收來自發(fā)送端的串行信號(hào)，對(duì)其進(jìn)行解碼和串/并轉(zhuǎn)換，然后發(fā)送到顯示器的控制端。與此同時(shí)也接收時(shí)鐘信號(hào)，以實(shí)現(xiàn)同步。

TMDS的原理
每一個(gè) TMDS 鏈路都包括 3 個(gè)傳輸 RGB 信號(hào)的數(shù)據(jù)通道和 1 個(gè)傳輸時(shí)鐘信號(hào)的通道。每一個(gè)數(shù)據(jù)通道都通過編碼算法，將 8 位的視、音頻數(shù)據(jù)轉(zhuǎn)換成最小化傳輸、直流平衡的 10 位數(shù)據(jù)。這使得數(shù)據(jù)的傳輸和恢復(fù)更加可靠。最小化傳輸差分信號(hào)是通過異或及異或非等逡、邏輯算法將原始 8 位信號(hào)數(shù)據(jù)轉(zhuǎn)換成 10 位，前 8 為數(shù)據(jù)由原始信號(hào)經(jīng)運(yùn)算后獲得，第 9 位指示運(yùn)算的方式，第 10 位用來對(duì)應(yīng)直流平衡。

一般來說，HDMI 傳輸癿編碼格式中要包含視頻數(shù)據(jù)、控制數(shù)據(jù)和數(shù)據(jù)包（數(shù)據(jù)包中包噸音頻數(shù)據(jù)和附加信息數(shù)據(jù)，例如糾錯(cuò)碼等）。 TMDS 每個(gè)通道在傳輸時(shí)要包含一個(gè) 2bit 的控制數(shù)據(jù)、 8bit 的視頻數(shù)據(jù)或者 4bit 的數(shù)據(jù)包即可。在 HDMI 信息傳輸過程中，可以分為三個(gè)階段：視頻數(shù)據(jù)傳輸周期、控制數(shù)據(jù)傳輸周期和數(shù)據(jù)島傳輸周期，分別對(duì)應(yīng)上述的三種數(shù)據(jù)類型。

下面介紹 TMDS 中采用的技術(shù)：
1.傳輸最小化
8 位數(shù)據(jù)經(jīng)過編碼和直流平衡得到 10 位最小化數(shù)據(jù)，這仿佛增加了冗余位，對(duì)傳輸鏈路的帶寬要求更高，但事實(shí)上，通過這種算法得到的 10 位數(shù)據(jù)在更長的同軸電纜中傳輸?shù)目煽啃栽鰪?qiáng)了。下圖是一個(gè)例子，說明對(duì)一個(gè) 8 位的并行 RED 數(shù)據(jù)編碼、并/串轉(zhuǎn)換。

第一步：將 8 位并行 RED 數(shù)據(jù)發(fā)送到 TMDS 収送端。
第二步：并/串轉(zhuǎn)換.

第三步：進(jìn)行最小化傳輸處理，加上第 9 位，即編碼過程。第 9 位數(shù)據(jù)稱為編碼位。

2.直流平衡

直流平衡（DC-balanced）就是指在編碼過程中保證信道中直流偏移為零。方法是在原來的 9 位數(shù)據(jù)癿后面加上第 10 位數(shù)據(jù)，返樣，傳輸?shù)臄?shù)據(jù)趨于直流平衡，使信號(hào)對(duì)傳輸線的電磁干擾減少，提高信號(hào)傳輸?shù)目煽啃浴?/p>

3.差分信號(hào)
TMDS差分傳動(dòng)技術(shù)是一種利用2個(gè)引腳間電壓差來傳送信號(hào)的技術(shù)。傳輸數(shù)據(jù)的數(shù)值（“0”或者“1”）由兩腳間電壓正負(fù)極性和大小決定。即，采用 2 根線來傳輸信號(hào)，一根線上傳輸原來的信號(hào)，另一根線上傳輸與原來信號(hào)相反的信號(hào)。這樣接收端就可以通過讓一根線上的信號(hào)減去另一根線上的信號(hào)的方式來屏蔽電磁干擾，從而得到正確的信號(hào)。