賽靈思業(yè)界20nm技術(shù)首次投片標(biāo)志著UltraScale架構(gòu)時(shí)代來(lái)臨

在28nm技術(shù)突破的基礎(chǔ)上，賽靈思又宣布推出基于20nm節(jié)點(diǎn)的兩款業(yè)界首創(chuàng)產(chǎn)品。賽靈思是首家推出20nm商用芯片產(chǎn)品的公司。此外，該新型器 件也是賽靈思將向市場(chǎng)推出的首款采用UltraScale?技術(shù)（可編程產(chǎn)業(yè)的首款ASIC級(jí)架構(gòu)）的產(chǎn)品。UltraScale架構(gòu)充分發(fā)揮 Vivado?設(shè)計(jì)套件中尖端EDA技術(shù)的優(yōu)勢(shì)，使客戶能夠快速開(kāi)展新一代All Programmable創(chuàng)新。在28nm節(jié)點(diǎn)上，賽靈思在業(yè)界率先推出Zynq?-7000 All Programmable SoC 和 Virtex?-7 3D IC兩款產(chǎn)品。此舉將繼續(xù)保持賽靈思從28nm工藝節(jié)點(diǎn)開(kāi)始領(lǐng)先競(jìng)爭(zhēng)對(duì)手整整一代水平的優(yōu)勢(shì)。

賽靈思市場(chǎng)營(yíng)銷和企業(yè)戰(zhàn)略高級(jí)副總裁Steve Glaser指出：“賽靈思是首家推出28nm器件的公司，在20nm工藝節(jié)點(diǎn)上，我們繼續(xù)保持業(yè)界最積極的的產(chǎn)品投片計(jì)劃。我們的努力再次獲得回報(bào)，賽 靈思在高端器件上遠(yuǎn)遠(yuǎn)領(lǐng)先競(jìng)爭(zhēng)對(duì)手至少一年的時(shí)間，而在中端器件上則至少領(lǐng)先半年左右?！?/p>

與28nm技術(shù)節(jié)點(diǎn)一樣，賽靈思在推出的新產(chǎn)品組合中也實(shí)現(xiàn)了一些業(yè)界首創(chuàng)的技術(shù)創(chuàng)新。首先，公司推出了新一代UltraScale架構(gòu)，該架構(gòu)將 采用20nm、16nm FinFET乃至更先進(jìn)的工藝。Glaser表示：“這是業(yè)界首款可幫助用戶通過(guò)All Programmable器件實(shí)現(xiàn)ASIC級(jí)設(shè)計(jì)的可編程架構(gòu)。UltraScale架構(gòu)使得賽靈思推出的20nm和16nm FinFET All Programmable能夠提供海量I/O和存儲(chǔ)器帶寬，支持最快速的包處理和DSP處理、類似ASIC的時(shí)鐘、電源管理和多級(jí)安全性。”

架構(gòu)優(yōu)勢(shì)

UltraScale架構(gòu)包括數(shù)百種結(jié)構(gòu)改進(jìn)，但是如果沒(méi)有開(kāi)發(fā)出Vivado 設(shè)計(jì)套件，其中的許多改進(jìn)都是無(wú)法實(shí)現(xiàn)的。Vivado 設(shè)計(jì)套件為賽靈思客戶提供了高級(jí)EDA工具功能，比方說(shuō)Vivado的高級(jí)布局布線功能，能幫助用戶全面發(fā)揮UltraScale的海量數(shù)據(jù)處理功能，使 得設(shè)計(jì)團(tuán)隊(duì)能將UltraScale的利用率提升到90%以上，而且還能滿足嚴(yán)格的性能和功耗要求。如此高的利用率大大超過(guò)了同類競(jìng)爭(zhēng)產(chǎn)品所能達(dá)到的水 平，競(jìng)爭(zhēng)產(chǎn)品現(xiàn)在還要求用戶犧牲性能來(lái)提高利用率，這就使得客戶不得不選用廠商更大型、更昂貴的器件，結(jié)果他們卻發(fā)現(xiàn)需要放慢時(shí)鐘速率來(lái)滿足系統(tǒng)功耗要 求。

在28nm工藝節(jié)點(diǎn)上，這一問(wèn)題已不復(fù)存在，這要?dú)w功于賽靈思的布線架構(gòu)。在20nm工藝節(jié)點(diǎn)上，這也不會(huì)構(gòu)成問(wèn)題，因?yàn)閁ltraScale架構(gòu) 能夠針對(duì)寬總線實(shí)現(xiàn)海量數(shù)據(jù)流，來(lái)幫助客戶開(kāi)發(fā)出具有數(shù)Tb吞吐量和最低時(shí)延的系統(tǒng)。與Vivado協(xié)同優(yōu)化的UltraScale架構(gòu)能通過(guò)高度優(yōu)化的 關(guān)鍵路徑與內(nèi)置高速存儲(chǔ)器級(jí)聯(lián)來(lái)消除DSP和包處理的瓶頸問(wèn)題。增強(qiáng)型DSP子系統(tǒng)將關(guān)鍵路徑優(yōu)化與新型27個(gè)18位乘法器和兩個(gè)加法器相結(jié)合，可顯著提 升定點(diǎn)及IEEE-754浮點(diǎn)運(yùn)算的性能與效率。寬存儲(chǔ)器實(shí)現(xiàn)方案也適用于UltraScale 3D IC，顯著改進(jìn)了晶片間帶寬，從而提高了整體性能。

圖1 – UltraScale架構(gòu)能提供海量I/O和存儲(chǔ)器帶寬，支持最快速的包處理和DSP處理、類似于ASIC的時(shí)鐘、電源管理和多級(jí)安全性。

通常僅見(jiàn)于ASIC級(jí)產(chǎn)品中的多區(qū)域時(shí)鐘技術(shù)使設(shè)計(jì)人員能夠在其系統(tǒng)中構(gòu)建出高性能低功耗且時(shí)鐘歪斜極低的時(shí)鐘網(wǎng)絡(luò)。

UltraScale器件對(duì)I/O和存儲(chǔ)帶寬做了進(jìn)一步改進(jìn)，包括支持新一代存儲(chǔ)器連接，能大幅降低時(shí)延并優(yōu)化I/O性能。該架構(gòu)提供了多個(gè)硬化ASIC級(jí)IP核，包括10/100G以太網(wǎng)、Interlaken和PCIe?。

UltraScale架構(gòu)還支持多區(qū)域時(shí)鐘，該特性通常僅見(jiàn)于ASIC級(jí)產(chǎn)品中。多區(qū)域時(shí)鐘能使設(shè)計(jì)人員能夠在其系統(tǒng)中構(gòu)建出高性能低功耗且時(shí)鐘歪 斜極低的時(shí)鐘網(wǎng)絡(luò)。UltraScale架構(gòu)和Vivado的協(xié)同優(yōu)化也能讓設(shè)計(jì)團(tuán)隊(duì)針對(duì)賽靈思20nm All Programmable產(chǎn)品的更多不同功能元件采用更豐富的電源門控技術(shù)，從而進(jìn)一步降低功耗。

最后但同樣重要的是，UltraScale還支持通過(guò)AES比特流解密與認(rèn)證、密鑰模糊處理以及安全設(shè)備編程等高級(jí)方法來(lái)實(shí)現(xiàn)業(yè)界一流的系統(tǒng)安全性。

專門關(guān)鍵市場(chǎng)量身定制

Glaser指出，設(shè)計(jì)團(tuán)隊(duì)利用UltraScale器件可實(shí)現(xiàn)更高的系統(tǒng)集成度，同時(shí)最大化整體系統(tǒng)性能，降低整體系統(tǒng)功耗以及系統(tǒng)的總材料清單 成本。他說(shuō)：“當(dāng)初FPGA僅被視為很好的邏輯器件替代品，但是賽靈思以其在28nm工藝節(jié)點(diǎn)上所取得的成果為基礎(chǔ)，繼續(xù)利用20nm和FinFET 16/14工藝提升All Programmable技術(shù)的價(jià)值，使其遠(yuǎn)遠(yuǎn)超越了當(dāng)初人們對(duì)于FPGA產(chǎn)品的價(jià)值預(yù)期。我們獨(dú)特的系統(tǒng)價(jià)值在多種不同應(yīng)用中都得到了突出體現(xiàn)。”

Glaser指出，采用賽靈思20nm和16nmFinFET UltraScale架構(gòu)的器件能充分滿足不斷涌現(xiàn)的多種不同細(xì)分市場(chǎng)需求，例如光傳輸網(wǎng)絡(luò)（OTN）、網(wǎng)絡(luò)高性能計(jì)算、數(shù)字視頻和無(wú)線通信等（參見(jiàn)圖 2）。所有這些領(lǐng)域都必須滿足越來(lái)越多對(duì)產(chǎn)品性能、成本、低功耗和大規(guī)模集成的要求。

圖2 – UltraScale架構(gòu)將加速下一代不同類型系統(tǒng)的開(kāi)發(fā)，尤其是有線和無(wú)線通信領(lǐng)域的系統(tǒng)開(kāi)發(fā)