Xilinx FFT IP核功能?實(shí)現(xiàn)介紹與仿真

　　FFT算法是計(jì)算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出，之后又有新的算法不斷涌現(xiàn)，總的來說發(fā)展方向有兩個(gè)：一是針對N等于2的整數(shù)次冪的算法，如基2算法、基4算法和分裂基算法等； 另一個(gè)是N不等于2 的整數(shù)次冪的算法，如素因子算法、Winograd算法等。其中基2算法是目前所常用的FFT算法，其核心思想是將N點(diǎn)的序列逐次分解為（N-1）/2點(diǎn)，最后分解為2點(diǎn)DFT進(jìn)行計(jì)算，從而消除DFT中大量的重復(fù)運(yùn)算。

　　FFT算法可從時(shí)域或頻域?qū)π蛄羞M(jìn)行分解：

　?、贂r(shí)間抽取法（DIT），即直接將序列x（n）按奇、偶逐次分成奇數(shù)子序列和偶數(shù)子序列，然后通過計(jì)算子序列的DFT來實(shí)現(xiàn)整個(gè)序列的DFT；

　?、?頻率抽取法（DIF），即將頻域X（k）的序號k按照奇、偶逐次分解成偶數(shù)點(diǎn)子序列和奇數(shù)點(diǎn)子序列，然后計(jì)算子序列的DFT，得到整個(gè)頻域內(nèi)的DFT。

　　時(shí)間抽取法和頻率抽取法的計(jì)算復(fù)雜程度和所需要的計(jì)算量都是相同的，且由兩種方法不同的分解形式可知：時(shí)間抽取法需要對輸入數(shù)據(jù)序列x（n）進(jìn)行重新排序，頻率抽取法需要對輸出數(shù)據(jù)序列X［k］進(jìn)行進(jìn)行排序。

　　目前FFT算法已經(jīng)廣泛應(yīng)用于數(shù)字信號處理、圖像處理、石油勘探和地震預(yù)測等眾多領(lǐng)域。與此同時(shí)，為了便于FFT算法在工程實(shí)踐中的應(yīng)用，各大FPGA生產(chǎn)商也都紛紛推出了具有相關(guān)功能的IP模塊庫。其中由Xilinx公司研發(fā)的IP核Fast Fourier Transform V7.1提供了FFT算法多種可選的計(jì)算參數(shù)、結(jié)構(gòu)、數(shù)據(jù)輸入輸出流的順序方式，可以根據(jù)用戶的需求方便地實(shí)現(xiàn)FFT算法。

　　2 Xilinx FFT IP核功能實(shí)現(xiàn)

　　Xilinx IP核功能是基于復(fù)雜系統(tǒng)功能的硬件描述語言（HDL）設(shè)計(jì)文件，這些驗(yàn)證的功能對于所有的Xilinx FPGA器件的結(jié)構(gòu)都能夠達(dá)到最優(yōu)化，且提供硬件描述語言（VHDL，Verilog）的功能仿真模型，可以在標(biāo)準(zhǔn)EDA仿真工具中進(jìn)行設(shè)計(jì)和調(diào)試。

　　Xilinx FFT IP核V7.1是Xilinx公司配套其FPGA開發(fā)工具ISE14.1推出的，其最大的系統(tǒng)時(shí)鐘頻率達(dá)到了550MHz，最大的數(shù)據(jù)吞吐量達(dá)到550MSPS，最高可進(jìn)行65536點(diǎn)的FFT運(yùn)算，最大輸入數(shù)據(jù)和相位因子位寬為34bit，支持所有的主流Xilinx FPGA芯片。同時(shí)，Xilinx FFT IP核V7.1可以實(shí)現(xiàn)變換長度為N點(diǎn)實(shí)數(shù)或復(fù)數(shù)形式的FFT變換及FFT逆變換（IFFT），N的取值范圍是（8~65536）。輸入數(shù)據(jù)實(shí)部和虛部都要以位寬為M bits的二進(jìn)制補(bǔ)碼形式表示，M取值范圍是（8~34）；同樣，相位因子位寬取值范圍也是（8~34）。數(shù)據(jù)、相位因子以及輸出數(shù)據(jù)重排序的緩存數(shù)據(jù)，在FFT實(shí)現(xiàn)的過程中，都可以用塊RAM或者分布式RAM進(jìn)行存儲。對于Burst I/O結(jié)構(gòu)， 塊RAM可以存儲任意點(diǎn)數(shù)的數(shù)據(jù)和相位因子，而分布式RAM則只能存儲點(diǎn)數(shù)不大于1024點(diǎn)的數(shù)據(jù)和相位因子；對于Streaming I/O結(jié)構(gòu)，可采用混合存儲的方法，先選擇使用塊RAM存儲器的階數(shù)的數(shù)量，然后對剩余的采用分布式RAM。

　　Xilinx FFT IP核有四種結(jié)構(gòu)可供選擇，用戶可以在邏輯資源使用的多少和轉(zhuǎn)換時(shí)間的長短之間進(jìn)行取舍，具體情況分別如下：

　?、?流水線，Streaming I/O結(jié)構(gòu)：允許連續(xù)的數(shù)據(jù)處理，使用最多的邏輯資源。

　　② 基4，Burst I/O結(jié)構(gòu)：提供數(shù)據(jù)導(dǎo)入/導(dǎo)出階段和處理階段，導(dǎo)入數(shù)據(jù)和處理數(shù)據(jù)時(shí)單獨(dú)進(jìn)行的。此結(jié)構(gòu)擁有較小的結(jié)構(gòu)，但是轉(zhuǎn)換時(shí)間較長。

　?、?基2，Burst I/O結(jié)構(gòu)：使用較少的邏輯資源，同基4階段，提供兩階段的過程。

　?、?基2 Lite Burst I/O結(jié)構(gòu)：這是一種基于基2結(jié)構(gòu)的變體，采用了時(shí)分復(fù)用的方法使用了最少的邏輯資源，但是轉(zhuǎn)換時(shí)間最長。

　　對于Burst I/O結(jié)構(gòu)，使用DIT抽取法；流水線，Streaming I/O結(jié)構(gòu)則使用DIF抽取法。

　　在實(shí)際硬件操作中，模塊的執(zhí)行速度是很重要的參數(shù)，因此本文進(jìn)行的是基于流水線，Streaming I/O結(jié)構(gòu)的仿真驗(yàn)證，進(jìn)行連續(xù)的數(shù)據(jù)處理。流水線，Streaming I/O結(jié)構(gòu)對一系列基2蝶形處理引擎采用流水線技術(shù)設(shè)計(jì)，且每個(gè)蝶形處理引擎都有自己獨(dú)立的存儲體對輸入數(shù)據(jù)和中間數(shù)據(jù)進(jìn)行存儲。這種結(jié)構(gòu)下，F(xiàn)FT IP核具有同時(shí)處理當(dāng)前幀N點(diǎn)數(shù)據(jù)，載入下一幀N點(diǎn)數(shù)據(jù)，輸出前一幀N點(diǎn)數(shù)據(jù)的能力。

　　Xilinx FFT IP核V5.0支持三種算法型：全精度無壓縮、塊浮點(diǎn)型和定點(diǎn)壓縮（壓縮比由用戶自定義）。對于全精度無壓縮結(jié)構(gòu)，數(shù)據(jù)通道內(nèi)任意一位有意義的整數(shù)都將被保留，在運(yùn)算過程中產(chǎn)生的小數(shù)部分都被截?cái)嗷蛘呷≌?。此種結(jié)構(gòu)，對于定點(diǎn)算法，經(jīng)過多級乘法操作以后，數(shù)據(jù)位寬將加倍遞增，其輸出位寬為（輸入位寬+log2（數(shù)據(jù)轉(zhuǎn)換長度）+1）bits。對于塊浮點(diǎn)型，對于一幀數(shù)據(jù)里面的任何一數(shù)據(jù)點(diǎn)有相同的壓縮比，這個(gè)壓縮比值由塊指數(shù)（Block Exponent）作為輸出值顯示，而且只有在FFT IP核檢測到將會產(chǎn)生數(shù)據(jù)溢出的時(shí)候，才會進(jìn)行壓縮運(yùn)算。