光開關模塊控制電路工作時序的FPGA實現(xiàn)方法

摘要: 基于光開關在光傳輸交換中所起的重要作用，本文簡要介紹光開關驅動電路的硬件連接，重點闡述光開關工作時序的FPGA 實現(xiàn)方法。

0 引言
光開關是按一定要求將光信號從一個光通道轉換到另一個光通道的器件。隨著通信網絡的容量和速度的提高，組建全光網絡( All Optical Network，AON) 成為通信技術的發(fā)展方向。全光網［1-2］的主要特征之一就是光分插復用( OADM) 和光交叉互聯(lián)( OXC) 模塊的廣泛應用，光開關是OADM 和OXC 的核心器件，研制高性能、低成本的光開關和光開關模塊對于光纖通信技術的發(fā)展具有重大意義。光開關是較為重要的無源光學器件，省去光/電、電/光轉換過程，簡化設備，提高網絡可靠性，提供靈活的信號路由平臺。光開關的作用包括信號在同一通道中的通斷、光信號在同一通道中的波長轉換和光信號在不同通道間的轉換。

除了光開關模塊本身的設計原理與結構外，其控制和驅動電路也是影響光開關模塊［3-4］性能的重要因素。目前光開關控制系統(tǒng)［5-10］通常由單片機實現(xiàn)，由一臺PC 機的相應程序模擬本地控制，發(fā)出相應的路由信息。PC 機的信息通過串口發(fā)送給單片機，單片機再進行進一步的控制動作。MEMS 光開關路由成功與否等信息由單片機讀取其內部寄存器中控制數(shù)據(jù)，與原始的正確數(shù)據(jù)進行對比完成。操作完成后，又由單片機通過串口向PC 機產生相應的反饋信息。

本文提出一種光開關模塊控制電路的FPGA 設計方法。通過硬件設置通道，由FPGA 讀入通道信息后對其進行譯碼，并送到光開關的驅動電路。光開關通道切換成功標志信息由光開關反饋回的狀態(tài)信號與FPGA 所讀入的原始數(shù)據(jù)比較而得: 如果兩者相同，則通道切換正確，若兩者不同，則通道切換錯誤。

用FPGA 實現(xiàn)專用集成電路，不僅可以快速、靈活地修改和實現(xiàn)各種邏輯功能，還可以簡化接口和控制，有利于提高系統(tǒng)的整體性能和工作可靠性，同時還能很好地滿足各種高速設計的速度要求。另外在實際的使用過程中，如果產品在客戶那里硬件邏輯上有問題或需要升級，不需要重新開發(fā)產品，只需讓客戶下載一個程序即可，節(jié)約了售后維護和升級成本。

1 、1 ×8 光開關模塊的基本結構和工作原理

1． 1 MEMS 1 × 2 光開關的基本結構

MEMS 光開關［11-12］是利用MEMS 技術在硅晶上刻出若干微小的鏡片，通過靜電力或電磁力的作用，使可以活動的微鏡產生升降、旋轉或移動，從而改變輸入光的傳播方向，以實現(xiàn)光路通斷的功能。如圖1、圖2 所示: MEMS 1 × 2 光開關由一種受靜電控制的微小鏡面和繼電器組成。光束在二維空間傳輸微鏡的排列只有兩個狀態(tài)，即經過通道2 或通道3 兩種狀態(tài)。在控制電路中只要提供足夠的驅動電壓使繼電器工作繼而使微鏡偏轉即可改變光傳輸?shù)耐ǖ溃?3］。

1． 2 MEMS 1 × 8 光開關模塊的組成

MEMS 1 × 8 光開關是由3 組1 × 2 光開關級聯(lián)而成，如圖3 所示，該模塊的功能是光從SW1 的Port1進入，可從Channel1-Channel8 中的任一個通道輸出。

2、 1 × 8 光開關模塊控制電路

2． 1 總體結構

光開光模塊電路的總體結構如圖4 所示，整個電路主要分為3 個模塊: FPGA 控制模塊、光開關驅動電路、1 × 8 光開關模塊。

( 1) FPGA 控制模塊: 該模塊主要實現(xiàn)光開關工作的時序、輸入通道的譯碼、光開關通道選擇正誤的
提示等功能。

下面對該模塊各信號進行說明:
ControlWord: 選擇通道的控制字，可通過手動設置實現(xiàn)。
Start: 啟動信號，低電平有效即此時光開關進行通道切換。
StatusIndication: 狀態(tài)指示信號，指出經過驅動電路后反饋回FPGA 的狀態(tài)信號是否與所要求的通道一致，如果不一致則報警處理。
CLK: FPGA 的時鐘輸入，在此CLK 為3． 17kHz。
Ready: 轉換開始到結束的標志位。
Error: 通道轉換正確與否的標志位。
Ctrl0-Ctrl7: FPGA 的譯碼信號。

( 2) 光開關驅動電路: 該驅動電路主要是對通道的譯碼信號進行電流放大，使其轉換成能夠驅動光開關的信號，如圖5 所示。

在圖5 中，Ctrl0 和Ctrl1 為FPGA 輸入的控制信號，控制信號加載到驅動電路，輸出的脈沖電信號
OUTa 和OUTb 控制繼電器開或者關，然后驅動微鏡的轉動，進而進行光輸出通道的選擇。Status 為反饋的狀態(tài)信號。

在1 × 8 光開關模塊中采用4 組驅動電路對通道的譯碼信號進行電流放大，OUTa1 和OUTb1 驅動SW1，OUTa2 和OUTb2 驅動SW2 和SW3，OUTa3 和OUTb3 驅動SW4 和SW5，OUTa4 和OUTb4 驅動SW6和SW7。

( 3) 1 × 8 光開關模塊: 接收到驅動信號后進行通道選擇，使輸入的光從所設置通道輸出。

整個控制電路的基本原理為: 由手動設置光通道的序號，按下Start( 啟動信號) 光開關工作，進行通道切換，F(xiàn)PGA 模塊將所設置的通道信號譯號成驅動信號經過驅動電路對光開關進行控制。最后由光開關反饋給FPGA 其當前的狀態(tài)信息，F(xiàn)PGA 將其與所設置通道信號比較是否相同，若相同，則通道切換成功，Error 為低電平; 若不相同，通道切換失敗，則Error 為高電平。

2． 2 FPGA 的時鐘選擇

時鐘電路如圖6 所示。

時鐘信號通過14 位計數(shù)器實現(xiàn)，此電路中晶振為13MHz，由Q12 作為FPGA 的時鐘CLK 的輸入信號，此時頻率= 13MHz /2^12 = 3． 17kHz。通過FPGA形成開關動作約需10ms 的等待時間，只要在軟件程序中設計一個計數(shù)程序，從0 計數(shù)到31，即等待時間= ( 1 /3． 17) * 32 = 10ms，此時10ms 的等待時間則形成。

2． 3 光開關通道選擇真值表

光開關通道選擇各信號真值表如圖7 所示。

ControlWord 為所設置的通道，Ctrl0-Ctrl7 為FPGA對通道的譯碼信號加在驅動電路上，以Status1-Status4 為反饋的狀態(tài)信號。

2． 4 光開關控制時序的FPGA 實現(xiàn)

光開關工作的一項重要參數(shù)為開關響應速度( Switch Speed) ，它反應了開關切換通道過程的快慢。本設計中選擇開關響應速度約為10ms 的光開關，要實現(xiàn)整個光開關的控制過程則設計了以下時序，如圖8所示。

圖8 中Start 為啟動信號，低電平有效，Data 為光開關通道信號即ControlWord 的譯碼信號，Ready 作為光開關通道切換的開始及結束的提示，Error 用于指出通道切換是否正確，“0”表示錯誤，“1”表示正確。

2． 5 光開關通道切換狀態(tài)圖

光開關通道切換狀態(tài)圖［14］如圖9 所示。

狀態(tài)圖共分為4 個狀態(tài): IDLE、START _ SW、WAIT_10MS、FINISH_SW。在按下啟動信號之前初始狀態(tài)為IDLE，此時通道的譯碼信號位都為0，且Ready = 0，Convert_Falg = 0，Error = 1。當按下啟動信號時狀態(tài)轉到START_SW，此時光開關開始切換通道，將設置的通道號( ControlWord) 經FPGA 譯碼成驅動信號進入驅動器再送到光開關模塊，并且此時將光開關的4、9 引腳作為狀態(tài)位反饋給FPGA。同時置Ready = 1，Convert_Falg = 1，然后進行等待約10ms，即進入狀態(tài)WAIT_10MS，等待完成即進入FINISH_SW，此時通道切換完成，置Ready = 0，Convert_Flag = 0。

另外，當光開關通道切換完成后，F(xiàn)PGA 將反饋回的狀態(tài)與之前所設置的通道信號相比較是否一致，若不一致，則置Error = 0，否則Error = 1。

2． 6 FPGA 模塊軟件實現(xiàn)

程序采用Verilog HDL 語言，流程圖如圖10所示。

3 仿真結果

仿真結果如圖11 所示。

從仿真結果可看出當設置通道為channel8 時，對應的驅動信號ctrl0 ～ ctrl7 為10101010，與真值表一致，且輸出的Ready 與Error 信號也滿足時序要求。

4 結束語

本文介紹了MEMS 1 × 8 光開關模塊的整體結構，詳細闡述了FPGA 在光開關模塊控制電路的具體應用，分析了FPGA 如何配合光開關響應速度產生光開關的工作時序，并分析了如何將所需通道譯碼成光開關驅動信號的方法。此控制電路整體結構簡單，有利于提高系統(tǒng)的整體性能和工作可靠性，同時還能很好地滿足各種高速設計的速度要求。