NI點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流技術(shù)在FPGA模塊的實(shí)例

1. 點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流介紹

NI點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流(P2P)技術(shù)使用PCI Express接口在多個(gè)設(shè)備之間直接，點(diǎn)對(duì)點(diǎn)傳輸，而不必通過主處理器或存儲(chǔ)器。這可使同一個(gè)系統(tǒng)中的設(shè)備共享信息而不必占用其它的系統(tǒng)資源。以下設(shè)備可支持NI P2P技術(shù)：PXI Express NI FlexRIO現(xiàn)場可編程門陣列(FPGA)模塊(NI PXIe-7961R、PXIe-7962R、PXIe-7965R、PXIe-7966R和PXIe-7975R)，PXI Express數(shù)字化儀和矢量信號(hào)分析儀，包括PXIe-5644R、PXIe-5645R、PXIe-5122、 PXIe-5160、 PXIe-5162、 PXIe-5622和PXIe-5663。

在圖1所描述的系統(tǒng)中，在NI PXIe-1075機(jī)箱中的NI PXIe-5622數(shù)字化儀使用點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流直接將數(shù)據(jù)傳送到NI PXIe-7965R NI FlexRIO FPGA模塊。然后FPGA模塊將數(shù)據(jù)傳送到另一個(gè)FPGA模塊用作額外的處理。由于機(jī)箱背板開關(guān)提供與模塊所在插槽的直接連接，您不需要通過主控制器或進(jìn)入系統(tǒng)資源，例如CPU和主存儲(chǔ)器來傳送數(shù)據(jù)。

?

圖 1. NI PXIe-5622 數(shù)字化儀將數(shù)據(jù)流傳輸?shù)絻蓚€(gè) PXI Express NI FlexRIO FPGA模塊.

2. 應(yīng)用實(shí)例

RF應(yīng)用中一種常見的需求是實(shí)時(shí)頻域觸發(fā)。盡管大部分RF設(shè)備在一個(gè)功率級(jí)上觸發(fā)，但這種實(shí)時(shí)頻域觸發(fā)與頻率并沒有關(guān)系。但是，借助NI LabVIEW FPGA模塊的點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流和數(shù)據(jù)處理技術(shù)，您可以建立一個(gè)頻域觸發(fā)。圖2所描述的應(yīng)用中，NI PXIe-5663矢量信號(hào)分析儀使用點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流將數(shù)據(jù)傳送到NI FlexRIO FPGA模塊進(jìn)行加窗，然后轉(zhuǎn)化為頻域信號(hào)，并與頻譜模板比較。當(dāng)數(shù)據(jù)超過模板時(shí)，F(xiàn)PGA模塊在PXI背板產(chǎn)生一個(gè)數(shù)字觸發(fā)信號(hào)。NI PXIe-5663收到這個(gè)觸發(fā)信號(hào)后，便開始捕獲數(shù)據(jù)記錄，包含預(yù)觸發(fā)采樣，并將數(shù)據(jù)存儲(chǔ)在分析儀的標(biāo)準(zhǔn)采集內(nèi)存中。然后您可以通過NI-RFSA驅(qū)動(dòng)從主機(jī)訪問該數(shù)據(jù)記錄用于進(jìn)行其它處理或存儲(chǔ)。

?

圖2. 在此應(yīng)用中， NI FlexRIO FPGA模塊向 NI PXIe-5663 矢量信號(hào)分析儀發(fā)出一個(gè)頻域觸發(fā)信號(hào).

3. 點(diǎn)對(duì)點(diǎn)系統(tǒng)的編程

NI-P2P驅(qū)動(dòng)極大簡化了點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流的編程。在圖3描述的應(yīng)用中，1號(hào)FPGA直接將數(shù)據(jù)傳送給2號(hào)FPGA。在LabVIEW FPGA中，點(diǎn)對(duì)點(diǎn)數(shù)據(jù)讀取和寫入節(jié)點(diǎn)為數(shù)據(jù)交換提供先進(jìn)先出(FIFO)的接口。這些節(jié)點(diǎn)類似于DMA 和本地FPGA FIFO。在數(shù)據(jù)交換之前，主機(jī)必須通過NI-RIO和NI-P2P API將1號(hào)FPGA的寫入數(shù)據(jù)流和2號(hào)FPGA的讀取連接起來（如圖3所示）。您可根據(jù)配置使用一個(gè)或兩個(gè)VI來連接點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流，進(jìn)行數(shù)據(jù)交換。

?

圖3. 兩個(gè) NI FlexRIO FPGA 模塊和相關(guān)軟件之間的點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流

4. 點(diǎn)對(duì)點(diǎn)系統(tǒng)基準(zhǔn)測試

NI點(diǎn)對(duì)點(diǎn)技術(shù)實(shí)現(xiàn)了單個(gè)方向超過 1.6 GB/s的數(shù)據(jù)流速率。最大吞吐量取決于數(shù)據(jù)流模塊、機(jī)箱以及（如果配置支持）控制器。一般來說，這些組件速率的最低值是P2P的最大可能帶寬。

點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸具有非常低的延遲，但會(huì)取決于系統(tǒng)配置。如果僅通過FIFO和PCIe總線傳輸數(shù)據(jù)，典型的延遲大約為2-4微秒。但是如果由于其他業(yè)務(wù)造成總線擁塞，這一延遲偶爾會(huì)達(dá)到幾十微秒的量級(jí)。當(dāng)從數(shù)字化儀輸出數(shù)據(jù)流，延遲通常為5微秒，如果將數(shù)據(jù)流傳輸?shù)饺我獠ㄐ伟l(fā)生器，由于板載緩沖，延遲大約為10-20微秒。

如果通過具有板載信號(hào)處理功能的設(shè)備進(jìn)行數(shù)據(jù)傳輸（使用NI PXIe-5622數(shù)字化儀），則額外的濾波和其他處理可能會(huì)使延遲達(dá)到數(shù)百微秒。最后，對(duì)系統(tǒng)性能進(jìn)行評(píng)估時(shí)，還必須考慮NI FlexRIO FPGA模塊上運(yùn)行的用戶代碼的延遲。

機(jī)箱
所有數(shù)據(jù)必須通過機(jī)箱從一個(gè)模塊流向另一個(gè)模塊，所以機(jī)箱對(duì)于確定帶寬非常重要。機(jī)箱背板的PCI Express開關(guān)通過機(jī)箱路由數(shù)據(jù)，同時(shí)，也提供了實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流的高帶寬點(diǎn)對(duì)點(diǎn)連接。當(dāng)模塊所占用的多個(gè)插槽是連接在同一個(gè)PCI Express開關(guān)上時(shí)（如圖4所示）帶寬取決于開關(guān)。

?

圖4. 機(jī)箱上的模塊布局路由所有數(shù)據(jù)通過同一個(gè) PCI Express 開關(guān)。

表1顯示了給定機(jī)箱的PCI Express開關(guān)的最大帶寬。該帶寬可通過任意兩個(gè)連接到相同開關(guān)的插槽實(shí)現(xiàn)，而且在特定速率下可支持一個(gè)開關(guān)多個(gè)連接。