外部接口單元 - FPGA總線橋接在特種計(jì)算機(jī)中的應(yīng)用設(shè)計(jì)

2.3 外部接口單元
外部接口單元為實(shí)現(xiàn)特種計(jì)算機(jī)多接口功能的具體實(shí)現(xiàn)單元，該部分可以根據(jù)客戶定制需求來選擇不同的設(shè)計(jì)內(nèi)容，對相應(yīng)設(shè)計(jì)進(jìn)行邏輯編程即可實(shí)現(xiàn)特殊接口定制功能。本文提出的應(yīng)用包括以太網(wǎng)接口、UART 接口、USB 接口以及CAN 總線接口。

2.3.1 以太網(wǎng)接口
傳統(tǒng)的以太網(wǎng)接口通過以太網(wǎng)控制器外接一個PHY 芯片來完成主機(jī)與外部通信（如圖4）。對于使用FPGA 的通信方式通常有兩種，一個使用只含有物理層（PHY）的控制器，則需要在FPGA 內(nèi)部來實(shí)現(xiàn)MAC 功能，另一個是自帶物理層（PHY）處理接口和媒體控制層（MAC）處理接口，此種使用FPGA 只關(guān)心數(shù)據(jù)協(xié)議的處理。本文太網(wǎng)鏈接通過外接帶PHY 和MAC 層的以太網(wǎng)接口芯片DM9000 實(shí)現(xiàn)，故只需在FPGA 內(nèi)部實(shí)現(xiàn)協(xié)議應(yīng)用層，通過邏輯控制以及協(xié)議轉(zhuǎn)換經(jīng)局部總線即可完成與PCIE 的鏈路橋接（如圖5）。

圖4 傳統(tǒng)以太網(wǎng)接口

圖5 DM9000 應(yīng)用接口

2.3.2 UART 通信接口
該通信接口模塊包括數(shù)據(jù)發(fā)送、數(shù)據(jù)接收、波特率發(fā)生器、頂層邏輯控制部分[3]，頂層邏輯控制部分負(fù)責(zé)與局部總線通信以完成數(shù)據(jù)發(fā)送和接受，進(jìn)而實(shí)現(xiàn)上層通信；在下層通信中，通過FPGA 內(nèi)部邏輯控制功能的改寫以及外部鏈接不同的TTL 電平轉(zhuǎn)換芯片即可完成如RS232 和RS485 的對外通信。圖6 為UART 接口框圖。

圖6 UART 接口通信

2.3.3 USB 接口
USB 接口部分采用FPGA 外掛CY7C68013 接口芯片的方式實(shí)現(xiàn)，該芯片集成了USB2.0 協(xié)議，可以直接完成USB2.0 協(xié)議的解析[4]。如圖7，F(xiàn)PGA 作為核心對該接口芯片進(jìn)行控制，接口芯片以異步方式運(yùn)行于從模式，其與FPGA 的數(shù)據(jù)連線采用16 位。數(shù)據(jù)收：USB 總線控制器接收自USB 設(shè)備的數(shù)據(jù)，將其解析后并行輸入至FPGA，F(xiàn)PGA 內(nèi)部邏輯控制模塊將數(shù)據(jù)經(jīng)過內(nèi)部格式的轉(zhuǎn)換后，將數(shù)據(jù)傳至在FPGA 局部總線的緩存器中，最后傳輸至計(jì)算機(jī)系統(tǒng)。數(shù)據(jù)發(fā)與收路徑相反。在通信中FPGA 將PCIE 通道信號與UBS 信號通道，進(jìn)行邏輯控制，進(jìn)行數(shù)據(jù)及時序轉(zhuǎn)換，通過局部總線來完成通信信道的鏈接。

圖7 USB 接口通信

2.3.4 CAN 總線接口
CAN 總線是現(xiàn)場總線的一種，因?yàn)槠涑杀镜汀⑷蒎e能力強(qiáng)、支持分布式控制、通信速率高等優(yōu)點(diǎn)在汽車、工業(yè)控制、航天等領(lǐng)域得到廣泛應(yīng)用[5]。實(shí)現(xiàn)CAN 總線與計(jì)算機(jī)雙向通信接口的核心是FPGA 及CAN 控制器。FPGA 對CAN 控制器控制程序包括初始化、讀數(shù)據(jù)、寫數(shù)據(jù)等部分。如圖8 所示為CAN 總線接口框圖。其中，數(shù)據(jù)接收模式：CAN 總線控制器接收自CAN 總線的數(shù)據(jù)，將其并行輸入至FPGA，F(xiàn)PGA 內(nèi)部邏輯控制模塊將數(shù)據(jù)經(jīng)過內(nèi)部格式的轉(zhuǎn)換后，將數(shù)據(jù)傳至FPGA局部總線的緩存器中，最后傳輸至計(jì)算機(jī)系統(tǒng)。數(shù)據(jù)發(fā)送模式與收路徑相反。CAN 控制器采用SJA1000，收發(fā)器采用PCA82C250。

圖8 CAN 總線接口通信

2.4 電源管理單元
電源管理單元為FPGA 內(nèi)部與邏輯接口單元相獨(dú)立的部分，其為了實(shí)現(xiàn)整機(jī)的微型化特點(diǎn)，將電源管理部分集成至FPGA 內(nèi)部，通過邏輯控制不同電源芯片的使能來實(shí)現(xiàn)對計(jì)算機(jī)時序的控制，同時增加對關(guān)鍵器件的復(fù)位、初始化控制，實(shí)現(xiàn)整個機(jī)器的時序邏輯控制。其實(shí)現(xiàn)如圖9 所示。

圖9 計(jì)算機(jī)電源管理單元

3 FPGA 的實(shí)現(xiàn)

本設(shè)計(jì)選用的是Xilinx 公司FPGA 的Spartan-6 系列產(chǎn)品。整個設(shè)計(jì)采用Verilog HDL 硬件描述語言，ISE Design Suite 14.7 環(huán)境平臺上進(jìn)行系統(tǒng)的開發(fā)、仿真等設(shè)計(jì)。通過Xilinx Platform Cable USB 將編譯后的文件下載至硬件系統(tǒng)中，進(jìn)行系統(tǒng)調(diào)試以及性能、穩(wěn)定性測試等。

4 結(jié)語

特種計(jì)算機(jī)的發(fā)展逐漸朝著多用途、微型化方向發(fā)展，隨著使用者及使用環(huán)境的不斷變化和增多，會產(chǎn)生越來越多的各種定制化產(chǎn)品。FPGA 芯片的發(fā)展也逐漸朝著高集成度、高性能方向發(fā)展，在部分專用FPGA 中也已經(jīng)集成了專用CPU 核，F(xiàn)PGA 的的高集成度、高性能及可編程性使其能在諸特種計(jì)算機(jī)的特定要求中發(fā)揮著較高的設(shè)計(jì)靈活性。在未來的計(jì)算機(jī)開發(fā)中，F(xiàn)PGA 的使用也將成為一種不可或缺的設(shè)計(jì)手段。