無(wú)線系統(tǒng)基于SDR快速原型制作平臺(tái)的設(shè)計(jì)步驟

ADI/Xilinx SDR 快速原型制作平臺(tái)：功能、優(yōu)勢(shì)以及工具

無(wú)線系統(tǒng)的概念與設(shè)計(jì)實(shí)現(xiàn)之間存在巨大的差異。要縮小這種差異通常都要涉及到幾組來(lái)自各領(lǐng)域的工程師團(tuán)隊(duì)（比如RF、SW、DSP、HDL和嵌入式Linux?），并且很多情況下項(xiàng)目在開發(fā)的早期階段便由于難以協(xié)調(diào)各設(shè)計(jì)團(tuán)隊(duì)而偏離了原先計(jì)劃。

本系列文章分為四個(gè)部分，將討論平臺(tái)和工具的進(jìn)步；這些技術(shù)進(jìn)步允許開發(fā)人員快速進(jìn)行無(wú)線系統(tǒng)的仿真與原型制作，同時(shí)建立與保持投入生產(chǎn)的可實(shí)現(xiàn)路徑。作為實(shí)際過程的一個(gè)示例，我們將對(duì)無(wú)線SDR平臺(tái)進(jìn)行原型制作，該平臺(tái)可接收并解碼自動(dòng)相關(guān)監(jiān)視廣播 (ADS-B) 信號(hào)，以便我們檢測(cè)并匯報(bào)附近飛行中的商用飛機(jī)的位置、高度和速度。本例中需用到MATLAB?和Simulink，以及集成和內(nèi)嵌硬件/軟件的技能。硬件平臺(tái)將采用ADI/Xilinx?軟件定義無(wú)線電 (SDR) 原型制作系統(tǒng)。使用MATLAB和Simulink?后，將執(zhí)行下列任務(wù)：

設(shè)計(jì)用來(lái)解碼ADS-B消息的信號(hào)處理算法

仿真接收ADS-B信號(hào)的RF接收器

生成C語(yǔ)言代碼和HDL代碼

以目標(biāo)收發(fā)器和FPGA上的記錄數(shù)據(jù)和實(shí)時(shí)數(shù)據(jù)驗(yàn)證HDL代碼

最終得到一個(gè)能夠在適于生產(chǎn)的硬件上實(shí)現(xiàn)的可行RF SDR設(shè)計(jì)，我們將把它帶到當(dāng)?shù)貦C(jī)場(chǎng)來(lái)驗(yàn)證性能和功能。

該文章系列有四部分，第一部分將討論ADI/Xilinx SDR原型制作系統(tǒng)、該系統(tǒng)的功能和優(yōu)勢(shì)，并簡(jiǎn)要描述工具流程。第二部分將回顧自動(dòng)相關(guān)監(jiān)視廣播 (ADS-B) 信號(hào)，并解釋仿真時(shí)如何在MATLAB和Simulink中解碼它們的信息。第三部分將討論和演示如何使用環(huán)路中硬件 (HIL) 并以目標(biāo)收發(fā)器捕捉信號(hào)，并同時(shí)在Simulink的主機(jī)中進(jìn)行信號(hào)處理以便驗(yàn)證。第四部分將說明如何通過第二部分開發(fā)并在第三部分驗(yàn)證的算法，并使用MathWorks的HDL編碼器以及嵌入式編碼器生成代碼，然后在生產(chǎn)硬件中進(jìn)行部署；最后，我們將在機(jī)場(chǎng)采用真正的ADS-B信號(hào)來(lái)操作平臺(tái)。

簡(jiǎn)介

隨著人們對(duì)通信方式和手段的需求呈指數(shù)式增長(zhǎng)，方便而經(jīng)濟(jì)高效地修改無(wú)線電設(shè)備也隨之成為一項(xiàng)重要的業(yè)務(wù)。在這樣的背景下，軟件定義無(wú)線電技術(shù)最近得到了廣泛的部署，因?yàn)檫@項(xiàng)技術(shù)推動(dòng)通信向著靈活、高性價(jià)比、功能更強(qiáng)大的方向發(fā)展1。SDR系統(tǒng)的目的是在軟件和可重復(fù)編程邏輯中部署盡可能多的調(diào)制/解調(diào)和數(shù)據(jù)處理算法，以便通信系統(tǒng)能夠僅通過更新軟件和可重復(fù)編程邏輯而輕松進(jìn)行再配置，并且無(wú)需更改硬件平臺(tái)。

隨著片上系統(tǒng) (SoC) 的出現(xiàn)（比如集CPU的靈活性與FPGA的處理能力于一體的Xilinx Zynq.? All Programmable SoC），設(shè)計(jì)人員終于能夠?qū)DR系統(tǒng)的數(shù)據(jù)處理功能和其它處理任務(wù)納入單個(gè)器件中。數(shù)據(jù)調(diào)制/解調(diào)算法等處理密集型任務(wù)分流至器件的可編程邏輯，而數(shù)據(jù)解碼和渲染、系統(tǒng)監(jiān)控和診斷以及用戶界面等任務(wù)延緩至處理單元進(jìn)行。

同時(shí)，無(wú)線系統(tǒng)的原型制作數(shù)十年來(lái)一直是個(gè)爭(zhēng)論不休的話題，而最近幾年才剛出現(xiàn)針對(duì)FPGA的完整設(shè)計(jì)流程 — 從模型創(chuàng)建到完整實(shí)施 — 這要?dú)w功于像MathWorks的MATLAB和Simulink等建模和仿真工具的革命。無(wú)線系統(tǒng)的原型制作正在改變工程師和科學(xué)家工作的方式，它將設(shè)計(jì)任務(wù)從實(shí)驗(yàn)室和現(xiàn)場(chǎng)帶到了桌面上2?，F(xiàn)在，工程師可以對(duì)整個(gè)無(wú)線系統(tǒng)（比如SDR系統(tǒng)）進(jìn)行建模，從而可觀察系統(tǒng)的表現(xiàn)，并在現(xiàn)場(chǎng)實(shí)際實(shí)施之前進(jìn)行調(diào)節(jié)。這樣做有很多好處，比如加快系統(tǒng)集成、減少對(duì)設(shè)備的依賴。此外，完成SDR系統(tǒng)的Simulink模型之后，C語(yǔ)言代碼和HDL代碼可自動(dòng)生成，然后部署到Zynq SoC上，從而節(jié)省時(shí)間并避免手動(dòng)編碼錯(cuò)誤。將系統(tǒng)模型鏈接到快速原型制作環(huán)境可進(jìn)一步降低風(fēng)險(xiǎn)，因?yàn)楹笳咴试SSDR系統(tǒng)在實(shí)際條件下運(yùn)作。

該文章系列有四部分，第一部分將討論ADI/Xilinx SDR快速原型制作系統(tǒng)、該系統(tǒng)的功能和優(yōu)勢(shì)，并簡(jiǎn)要描述工具流程。文章解釋了ADI RF IC技術(shù)和參考設(shè)計(jì)硬件與軟件如何降低設(shè)計(jì)技巧，從而使客戶減輕風(fēng)險(xiǎn)，并縮短產(chǎn)品上市時(shí)間。

用于SDR的Zynq

當(dāng)需要執(zhí)行數(shù)據(jù)處理、通信和用戶界面等具有不同處理帶寬要求和實(shí)時(shí)限制的任務(wù)組合時(shí)，需要用到高級(jí)SDR系統(tǒng)。為了實(shí)現(xiàn)這樣的系統(tǒng)，所選的硬件平臺(tái)必須魯棒且可擴(kuò)展，同時(shí)還需為將來(lái)的系統(tǒng)改進(jìn)和擴(kuò)張創(chuàng)造條件。Xilinx Zynq-7000 All Programmable SoC滿足這些要求，提供高性能處理系統(tǒng)以及可編程邏輯，如圖1所示3。可編程邏輯配上處理系統(tǒng)便具有了出色的并行處理能力、實(shí)時(shí)性能、快速計(jì)算能力以及連接的多樣性。

?

圖1. Xilinx Zynq SoC功能框圖

Zynq SoC的處理系統(tǒng)包括一個(gè)雙核ARM? Cortex?-A9處理器和一個(gè)NEON協(xié)處理器，以及多個(gè)用于加速軟件執(zhí)行的浮點(diǎn)擴(kuò)展單元。為了完全發(fā)揮系統(tǒng)的能力，可以在雙核ARM處理器上采用嵌入式Linux或?qū)崟r(shí)操作系統(tǒng)。該處理器是自足的，可在不配置可編程邏輯的情況下使用，這點(diǎn)對(duì)于軟件開發(fā)人員來(lái)說很重要，他們可以與設(shè)計(jì)FPGA結(jié)構(gòu)的硬件開發(fā)人員同時(shí)進(jìn)行代碼的開發(fā)工作。

在可編程邏輯方面，該器件擁有多達(dá)444,000個(gè)邏輯單元和2,200個(gè)DSP Slice，可提供巨大的處理帶寬，允許Zynq設(shè)備應(yīng)對(duì)各種充滿挑戰(zhàn)的信號(hào)處理應(yīng)用。5個(gè)高吞吐速率的AMBA?-4 AXI高速互連將可編程邏輯緊密地耦合到處理系統(tǒng)，提供相當(dāng)于3,000以上引腳的有效帶寬4。

用于SDR的AD9361捷變寬帶RF收發(fā)器

近年來(lái)，ADI公司將革命性的SDR產(chǎn)品推向了市場(chǎng)，以支持不斷變化的SDR要求和系統(tǒng)架構(gòu)。在這方面，ADI最重要的產(chǎn)品包括AD9361/AD9364集成式RF捷變收發(fā)器。AD9361 (2 × 2)5和AD9364 (1 × 1)6是用于SDR架構(gòu)的高性能、高度集成的RF收發(fā)器IC，適合無(wú)線通信基礎(chǔ)設(shè)施、防務(wù)電子系統(tǒng)、RF測(cè)試設(shè)備和儀器，以及通用軟件定義無(wú)線電平臺(tái)等應(yīng)用。這些器件集RF前端與靈活的混合信號(hào)基帶部分為一體，集成頻率合成器，為處理器或FPGA提供可配置數(shù)字接口，從而簡(jiǎn)化設(shè)計(jì)導(dǎo)入。這些芯片工作頻率范圍為70 MHz至6 GHz，涵蓋大部分特許執(zhí)照和免執(zhí)照頻段，通過對(duì)AD9361和AD9364器件編程可改變采樣速率、數(shù)字濾波器和抽取參數(shù)，使該芯片支持的通道帶寬范圍為低于200 kHz至56 MHz7。圖2顯示了AD9361器件的功能框圖。

?

圖2. AD9361功能框圖

為了幫助客戶縮短產(chǎn)品上市時(shí)間并減輕整體開發(fā)負(fù)擔(dān)，ADI公司更進(jìn)一步，提供的SDR解決方案可用于具有無(wú)縫FPGA連接能力的完整生態(tài)系統(tǒng)中，為完整的無(wú)線電系統(tǒng)設(shè)計(jì)提供快速原型制作和開發(fā)環(huán)境。AD-FMCOMMSx-EBZ快速開發(fā)和原型制作板屬于高速模擬FMC模塊，集成AD9361或AD9364捷變RF收發(fā)器IC或分立式信號(hào)鏈，可無(wú)縫連接Xilinx FPGA開發(fā)平臺(tái)生態(tài)系統(tǒng)。這些板可完全通過軟件定制，無(wú)需更改任何硬件，提供可供下載的Linux驅(qū)動(dòng)程序和裸機(jī)軟件驅(qū)動(dòng)程序、原理圖、電路板布局文件和有助于設(shè)計(jì)的參考材料，可前往ADI的Wiki知識(shí)庫(kù)獲取。表1總結(jié)了不同F(xiàn)MCOMMSx平臺(tái)的產(chǎn)品特性。

表1. FMCOMMSx平臺(tái)

平臺(tái) ： ?AD-FMCOMMS5-EBZ

產(chǎn)品特性： 該SDR快速原型制作板集成兩個(gè)AD9361 2 × 2捷變收發(fā)器IC，能夠?yàn)?個(gè)接收器通道和4個(gè)發(fā)送器通道提供完全同步能力，可創(chuàng)建4 × 4 MIMO系統(tǒng)的任意子系統(tǒng)。支持寬帶70 MHz至6 GHz和2.4 GHz調(diào)諧端口。AD-FMCOMMS5-EBZ資源頁(yè)面（wiki知識(shí)庫(kù)）：?

平臺(tái) ：AD-FMCOMMS4-EBZ

產(chǎn)品特性：該1 × 1 SDR快速原型制作板集成AD9364捷變RF收發(fā)器IC，可經(jīng)軟件配置在2400 MHz至2500 MHz范圍內(nèi)實(shí)現(xiàn)最高RF性能，或者可經(jīng)軟件配置工作在AD9364的70 MHz至6 GHz完整RF調(diào)諧范圍內(nèi)，以進(jìn)行系統(tǒng)原型制作和開發(fā)。AD-FMCOMMS4-EBZ資源頁(yè)面（wiki知識(shí)庫(kù)）： fmcomms4-ebz

平臺(tái) ：AD-FMCOMMS3-EBZ

產(chǎn)品特性：該2 × 2型號(hào)的SDR快速原型制作板集成AD9361捷變RF收發(fā)器IC，支持AD9361的70 MHz至6 GHz全RF調(diào)諧范圍。該套件非常適合尋求具有寬調(diào)諧能力的統(tǒng)一開發(fā)平臺(tái)的無(wú)線通信系統(tǒng)架構(gòu)師。AD-FMCOMMS3-EBZ資源頁(yè)面（wiki知識(shí)庫(kù)）：

平臺(tái) ：AD-FMCOMMS2-EBZ

產(chǎn)品特性：該2 × 2 SDR快速原型制作板集成AD9361捷變RF收發(fā)器IC，經(jīng)調(diào)諧可在2400 MHz至2500 MHz范圍內(nèi)實(shí)現(xiàn)最高RF性能。該套件適合尋求最優(yōu)系統(tǒng)性能，并要求在RF頻譜定義范圍內(nèi)滿足AD9361數(shù)據(jù)手冊(cè)中規(guī)格的工程師使用。AD-FMCOMMS2-EBZ資源頁(yè)面（wiki知識(shí)庫(kù)）：?