基于ADC12D800RF與GTX完成高速串行數(shù)據(jù)采集與傳輸

摘要: 隨著現(xiàn)代工業(yè)科技飛速發(fā)展，某些特定的大容量數(shù)據(jù)系統(tǒng)要求有很高的采樣頻率及較高的通信效率。本文通過ADC12D800RF實(shí)現(xiàn)高速采樣，并基于Xilinx Virtex6 FPGA的GTX高速串行接口實(shí)現(xiàn)可靠高速傳輸，從而滿足大容量高速數(shù)據(jù)系統(tǒng)的要求。

引言
隨著社會的發(fā)展，通信的頻率和速度正在加快，許多復(fù)雜系統(tǒng)往往有大容量的信息交換,此時(shí)串行通信相較并行通信的優(yōu)點(diǎn)就體現(xiàn)出來了，高速、實(shí)時(shí)、可靠，使得串行通信成為下一代數(shù)據(jù)通信的首選[1.2]，而高效率的串行接口又使得轉(zhuǎn)換器可以擁有更高的采樣頻率。

GTX是Xilinx公司的高速串行接口，ADC12D800RF是有較高采樣速率的模/數(shù)轉(zhuǎn)換器，本文介紹了ADC12D800RF的原理，數(shù)據(jù)的拼接轉(zhuǎn)換及Virtex6 的GTX，并且實(shí)現(xiàn)了Virtex6與Virtex5之間的通信。

1ADC12D800RF
ADC12D800RF是12位雙通道，采樣速率為1.0~1.6 Gsps,最高采樣輸入頻率達(dá)2.7 GHz的ADC[3]。

1.1技術(shù)特點(diǎn)

TI公司的ADC12D800RF，其主要特點(diǎn)如下：①工作模式為交替單通道/獨(dú)立雙通道；②分辨率為12位；③最高轉(zhuǎn)換速率為1600 Msps；
④輸入時(shí)鐘頻率范圍為200~800 MHz；⑤無雜散動態(tài)范圍（SFDR）為63.1 dBc， AIN=1 498 MHz @ -0.5 dBFS；⑥模擬輸入帶寬為-3 dB：2 700 MHz；⑦差分模擬輸入電壓為600 mVpp；⑧輸出方式為LVDS電平（1∶1/1∶2）；⑨功耗為2.5 W。

1.2主要組成部分
ADC12D800RF主要由輸入模塊、時(shí)鐘控制模塊、控制/狀態(tài)及其他邏輯模塊、控制接口、SPI接口和輸出模塊等組成，硬件結(jié)構(gòu)如圖1所示。模擬輸入有I、Q兩個通道，每通道有一對差分輸入，經(jīng)過一個多路復(fù)用器進(jìn)入T/H電路(追蹤保持解調(diào)技術(shù))，然后進(jìn)入兩片ADC。每片ADC可以有兩路LVDS輸出或者一路，具體是由多種不同模式?jīng)Q定，而控制接口或者SPI決定了ADC使用哪種模式進(jìn)行采樣。

?

圖1 ADC12D800RF系統(tǒng)結(jié)構(gòu)圖

1.3工作模式及控制
可以通過SPI或者9個控制接口來控制ADC工作模式，本文采用控制接口來控制，即NonECM模式。9個控制接口分別是：

① DES:雙邊沿采樣模式選擇。若此標(biāo)志位置高則是雙邊沿采樣，I、Q通道都采樣I通道的模擬輸入信號，Q通道模擬數(shù)據(jù)忽略，且在數(shù)據(jù)的上升沿和下降沿都采樣；否則，I、Q通道各自采集各自的模擬輸入信號，且只在上升沿采樣。本文是雙邊沿采樣，即DES = 1。

② CalDly:校準(zhǔn)延遲選擇。決定在自動校準(zhǔn)初始化完成前等待時(shí)間的長短。本文中CalDly為0。

?

圖2 多路雙邊沿采樣模式

③ ECE:擴(kuò)展控制端口使能。次標(biāo)志位置高時(shí)SPI接口無效，所有設(shè)定由控制接口決定，否則由SPI通過控制寄存器來決定。本文中ECE為1。

④ PDI/PDQ:I/Q通道是否上電。本文中I、Q通道都用到了，即PDI/PDQ都為0。

⑤ TPM:測試模式選擇。若此標(biāo)志置高，ADC會連續(xù)產(chǎn)生規(guī)律模擬數(shù)據(jù)；否則是非測試模式，采樣外部輸入模擬數(shù)據(jù)。本文中TPM為0。

⑥ NDM:多路選擇模式。次標(biāo)志位置高是不分路模式，即每路ADC只有單路輸出；否則是多路模式，每路ADC有兩路輸出。本文是多路模式，即NDM為0。

⑦ FSR:滿量程輸入范圍選擇。決定模擬輸入信號的電壓范圍，本文中FSR為0，正常輸入電壓為600 mV。

⑧ DDRPh:數(shù)據(jù)和數(shù)據(jù)時(shí)鐘相位關(guān)系選擇。置高時(shí)，數(shù)據(jù)和數(shù)據(jù)時(shí)鐘差90°，否則相差0°。本文中DDRPh為1。

本文采用的是雙邊沿多路采樣，時(shí)序圖如圖2所示。Vin是模擬輸入信號；CLK是采樣時(shí)鐘(500 MHz)；DQd、DId、DQ、DI是4路LVDS數(shù)據(jù)輸出，從圖中可以看出ADC在上升沿和下降沿都有采樣。DId、DI是I通道的輸出，DI比DId晚1個周期采樣，DQd、DQ同理；CLK是數(shù)據(jù)時(shí)鐘(250 MHz)。

2高速串行接口GTX
Virtex6是Xilinx公司推出的高性能40 nm FPGA系列，相較前一代產(chǎn)品功耗降低多達(dá)50%，成本降低多達(dá)20%。該系列產(chǎn)品進(jìn)行了組合優(yōu)化，包括靈活性、硬內(nèi)核IP、收發(fā)器功能以及開發(fā)工具支持， 從而可以幫助客戶滿足市場需求，在追求更高帶寬的同時(shí), 適應(yīng)不斷演化的標(biāo)準(zhǔn)以及苛刻的性能要求。