利用NI平臺(tái)構(gòu)建面向5G無(wú)線通信技術(shù)的Mini Massive MIMO原型驗(yàn)證系統(tǒng) - 全文

引言

隨著物聯(lián)網(wǎng)的興起和移動(dòng)互聯(lián)網(wǎng)業(yè)務(wù)種類(lèi)的日漸豐富，人們對(duì)蜂窩移動(dòng)通信數(shù)據(jù)傳輸速率以及服務(wù)質(zhì)量提出了更高的要求。由于能夠充分挖掘空間維的自由度，在提高頻譜效率的同時(shí)獲得較好的功率利用率，大規(guī)模MIMO系統(tǒng)引起了國(guó)內(nèi)外的廣泛關(guān)注，并成為下一代無(wú)線通信系統(tǒng)最有潛力的無(wú)線傳輸技術(shù)之一。大規(guī)模MIMO系統(tǒng)配置的大規(guī)模天線陣列在帶來(lái)性能增益的同時(shí)也帶來(lái)了前所未有的挑戰(zhàn)，如大規(guī)模天線陣列系統(tǒng)下傳輸方案的設(shè)計(jì)、急劇增加的系統(tǒng)硬件復(fù)雜度和計(jì)算復(fù)雜度等，如何實(shí)現(xiàn)大規(guī)模MIMO的原型驗(yàn)證系統(tǒng)也是一個(gè)非常具有挑戰(zhàn)性的問(wèn)題。

本文首先對(duì)基于NI平臺(tái)的大規(guī)模MIMO應(yīng)用程序框架進(jìn)行簡(jiǎn)單介紹，接著本文將重點(diǎn)闡述采用NI的硬件平臺(tái)成功搭建的Mini Massive MIMO原型驗(yàn)證系統(tǒng)，包括系統(tǒng)的整體架構(gòu)，系統(tǒng)時(shí)鐘和觸發(fā)信號(hào)的產(chǎn)生和分配，上下行鏈路的數(shù)據(jù)處理流程，以及系統(tǒng)的實(shí)際測(cè)試結(jié)果，最后本文將對(duì)全文進(jìn)行總結(jié)。

一、基于NI平臺(tái)的大規(guī)模MIMO應(yīng)用程序框架

基于NI平臺(tái)的大規(guī)模MIMO應(yīng)用程序框架將軟件無(wú)線電（Software Defined Radio，SDR）節(jié)點(diǎn)（主要為USRP-RIO系列）、時(shí)鐘分配模塊、高數(shù)據(jù)吞吐量PXI系統(tǒng)以及LabVIEW相結(jié)合，提供了一個(gè)具有魯棒性和確定性的研發(fā)所使用的原型設(shè)計(jì)平臺(tái)，圖1給出了一個(gè)最多可支持128根天線的大規(guī)模MIMO原型設(shè)計(jì)平臺(tái)的示意框圖。

?

圖1 NI 基于PXI和USRP RIO的可擴(kuò)展大規(guī)模MIMO系統(tǒng)框圖

從圖中可以看出，整個(gè)系統(tǒng)的框架由PXIe-1085機(jī)箱搭建而成，采用層次化設(shè)計(jì)，數(shù)據(jù)由USRP-RIO采集后經(jīng)PXIe-8262接口匯聚到各個(gè)子PXIe-1085機(jī)箱，每個(gè)子PXIe-1085機(jī)箱最多可連接16個(gè)USRP-RIO即構(gòu)成32×32的MIMO，各個(gè)子PXIe-1085機(jī)箱再通過(guò)PXIe-8384和PXIe-8381匯聚到主PXIe-1085機(jī)箱，主PXIe-1085機(jī)箱上除配置PXIe-8135高性能嵌入式控制器外，還搭載了PXIe-7976的FPGA協(xié)處理器以用于提高數(shù)據(jù)的處理能力。

定時(shí)和同步對(duì)于任何一個(gè)需要部署大量無(wú)線電設(shè)備的系統(tǒng)來(lái)說(shuō)都是至關(guān)重要的，對(duì)于大規(guī)模MIMO系統(tǒng)來(lái)說(shuō)也是如此，圖2展示了NI 基于PXI和USRP RIO的可擴(kuò)展大規(guī)模MIMO系統(tǒng)的時(shí)鐘連接框圖。圖中所用到的OctoClock模塊為時(shí)鐘模塊，該模塊既可使用內(nèi)部集成的GPS鎖定晶體振蕩器（GPSDO）作為時(shí)鐘源，也可采用外部的10MHz參考時(shí)鐘和每秒脈沖數(shù)（PPS）信號(hào)作為時(shí)鐘源和觸發(fā)信號(hào)源。輸入的時(shí)鐘信號(hào)和觸發(fā)信號(hào)可分別經(jīng)由OctoClock模塊放大和分發(fā)為8路信號(hào)，從而可同時(shí)提供給8個(gè)OctoClock模塊或8臺(tái)USRP設(shè)備在時(shí)鐘和觸發(fā)信號(hào)上的同步。

?

圖2 系統(tǒng)時(shí)鐘連接圖

基于NI平臺(tái)的可擴(kuò)展大規(guī)模MIMO系統(tǒng)的系統(tǒng)級(jí)同步原理可大致總結(jié)如下，PXIe-6674T定時(shí)和同步模塊具有一個(gè)恒溫晶體振蕩器（OCXO），位于主機(jī)箱的第10槽，可生成一個(gè)非常穩(wěn)定且精確的10MHz參考時(shí)鐘（50 ppb的精確度）和提供一個(gè)數(shù)字觸發(fā)信號(hào)給OctoClock-G時(shí)鐘分配模塊以用于時(shí)鐘和觸發(fā)信號(hào)的分發(fā)。之后，OctoClock-G放大并分發(fā)這一10MHz參考時(shí)鐘信號(hào)（MCLK）和觸發(fā)信號(hào)（MTrig）至8個(gè)OctoClock模塊，接著每個(gè)OctoClock模塊再以一對(duì)八的比例提供給USRP RIO設(shè)備，從而確保64個(gè)USRP RIO設(shè)備的所有天線共享10MHz的參考時(shí)鐘和主觸發(fā)信號(hào)。這樣通過(guò)PXIe-6674T定時(shí)和同步模塊和OctoClock時(shí)鐘分配模塊整個(gè)系統(tǒng)中的所有PXI機(jī)箱和無(wú)線電設(shè)備都共享一個(gè)通用10MHz參考時(shí)鐘和一個(gè)數(shù)字觸發(fā)信號(hào)，從而確保了整個(gè)系統(tǒng)的系統(tǒng)級(jí)同步，各個(gè)無(wú)線電設(shè)備可同步進(jìn)行數(shù)據(jù)采集和生成。

二、Mini Massive MIMO原型驗(yàn)證系統(tǒng)

本節(jié)將從系統(tǒng)的整體架構(gòu)、系統(tǒng)時(shí)鐘和觸發(fā)信號(hào)的產(chǎn)生和分配、上下行鏈路的數(shù)據(jù)處理流程這三個(gè)方面對(duì)Mini Massive MIMO原型驗(yàn)證系統(tǒng)進(jìn)行詳細(xì)介紹，系統(tǒng)的實(shí)際測(cè)試結(jié)果與現(xiàn)場(chǎng)成果展示將放在第三節(jié)進(jìn)行單獨(dú)介紹。

1．系統(tǒng)的整體架構(gòu)

1）硬件部分

基于NI大規(guī)模MIMO應(yīng)用程序框架所構(gòu)建的Mini Massive MIMO原型驗(yàn)證系統(tǒng)的系統(tǒng)框圖如下圖所示

?

圖3 Mini Massive MIMO原型驗(yàn)證系統(tǒng)框圖

系統(tǒng)主要由NI的PXI機(jī)箱和軟件無(wú)線電節(jié)點(diǎn)USRP RIO系列組成，以下是系統(tǒng)框圖中所涉及的各組件的簡(jiǎn)要介紹：

1、PXIe-1085機(jī)箱：18槽3U PXI Express機(jī)箱，包含有16個(gè)混合插槽和1個(gè)PXI Express系統(tǒng)定時(shí)插槽，每插槽可達(dá)4 GB/s的專(zhuān)用帶寬，整個(gè)機(jī)箱可達(dá)12 GB/s的系統(tǒng)帶寬。

2、PXIe-8135：NI PXIe-8135是基于Intel Core i7-3610QE處理器的高性能嵌入式控制器，配置了2.3 GHz基頻、3.3 GHz（單核Turbo Boost模式）四核處理器和雙通道1,600 MHz DDR3內(nèi)存，可用于PXI系統(tǒng)。在外設(shè)方面，PXIe-8135包含2個(gè)SuperSpeed USB端口、4個(gè)高速USB端口、2個(gè)千兆以太網(wǎng)端口、GPIB、串口和其他外設(shè)。

3、PXIe-8374/ PXIe-8262：MXIe x4 Cabled PCIe接口板卡，可用于連接USRP RIO與PXI機(jī)箱以進(jìn)行數(shù)據(jù)交換，實(shí)時(shí)的數(shù)據(jù)傳輸帶寬可達(dá)200MHz，最大傳輸速率可達(dá)800MB/s。

4、PXIe-6674T：定時(shí)和多機(jī)箱同步模塊，板載高穩(wěn)定性10 MHz OCXO (50 ppb精度)和高精度DDS時(shí)鐘生成，分辨率可達(dá)0.3 Hz至1 GHz，該模塊可生成時(shí)鐘和觸發(fā)信號(hào)，生成的時(shí)鐘或觸發(fā)信號(hào)可在1個(gè)PXI Express機(jī)箱中的多個(gè)設(shè)備之間進(jìn)行路由，也可路由至其他PXI和PXI Express機(jī)箱以及第三方儀器以實(shí)現(xiàn)整個(gè)系統(tǒng)的時(shí)鐘和觸發(fā)信號(hào)的精確同步。

5、NI 2953R：USRP RIO系列軟件無(wú)線電節(jié)點(diǎn)，其內(nèi)部包含一個(gè)可編程（Xilinx Kintex-7）FPGA和兩個(gè)40MHz 帶寬的RF收發(fā)器，中心頻點(diǎn)可配置在1.2-6GHz的頻段范圍內(nèi)，最大的信號(hào)發(fā)射功率為15dBm，表1給出了NI 2953R的一些詳細(xì)硬件參數(shù)。

?

表 1 NI 2953R的詳細(xì)硬件參數(shù)

?

?

圖中，高性能嵌入式控制器PXIe-8135插于PXIe-1085機(jī)箱的第1個(gè)插槽，定時(shí)和多機(jī)箱同步模塊PXIe-6674T插于第10槽， 8個(gè)NI 2953R分別通過(guò)PXIe-8374或PXIe-8262接口板卡連接到PXIe-1085機(jī)箱的其它8個(gè)插槽，從而每個(gè)NI 2953R能夠以最大800MB/s的速率將數(shù)據(jù)匯集到PXI機(jī)箱并通過(guò)機(jī)箱背板進(jìn)行板間數(shù)據(jù)交換以實(shí)現(xiàn)軟件無(wú)線電節(jié)點(diǎn)間、軟件無(wú)線電節(jié)點(diǎn)與PXIe-8135控制器間的數(shù)據(jù)傳遞。

由于所搭建的Mini Massive MIMO原型驗(yàn)證系統(tǒng)是TDD系統(tǒng)，且采用簡(jiǎn)化的LTE無(wú)線幀格式和使用OFDM無(wú)線傳輸技術(shù)，考慮到系統(tǒng)的可擴(kuò)展性和系統(tǒng)未來(lái)帶寬的增加（如引入載波聚合等先進(jìn)技術(shù)），同時(shí)為滿足系統(tǒng)速率要求和有限資源限制，Mini Massive MIMO在設(shè)計(jì)時(shí)考慮將整個(gè)系統(tǒng)劃分為多個(gè)子系統(tǒng)（并保留相關(guān)數(shù)據(jù)接口），每個(gè)子系統(tǒng)由8個(gè)NI 2953R和其對(duì)應(yīng)的1個(gè)PXIe-1085機(jī)箱組成，負(fù)責(zé)處理分配給當(dāng)前子系統(tǒng)的固定帶寬的數(shù)據(jù)，因而圖3所示的Mini Massive MIMO系統(tǒng)框圖實(shí)際僅為一個(gè)子系統(tǒng)的系統(tǒng)框圖，需要注意的是，除了所處理的數(shù)據(jù)所在頻帶不同外，各個(gè)子系統(tǒng)的結(jié)構(gòu)與各部分功能均完全一致。

本文主要對(duì)當(dāng)前子系統(tǒng)（即16*2的Mini Massive MIMO系統(tǒng)）進(jìn)行介紹。根據(jù)實(shí)現(xiàn)功能的不同， 16*2的Mini Massive MIMO系統(tǒng)中的8個(gè)NI 2953R被劃分為不同的功能模塊，如圖4所示，它們分別是天線合并模塊、帶寬拆分模塊、信道估計(jì)模塊、MIMO檢測(cè)模塊、射頻通道校準(zhǔn)模塊、MIMO預(yù)編碼模塊、帶寬合并模塊和天線拆分模塊。其中，天線合并模塊和天線拆分模塊分別負(fù)責(zé)匯聚來(lái)自各個(gè)天線的數(shù)據(jù)和將數(shù)據(jù)分發(fā)至各個(gè)物理天線，帶寬拆分模塊負(fù)責(zé)將該子系統(tǒng)中整帶寬的數(shù)據(jù)劃分成不同子帶并分配至其它子系統(tǒng)，帶寬合并模塊負(fù)責(zé)匯聚其它子系統(tǒng)傳輸過(guò)來(lái)的子帶的數(shù)據(jù)，MIMO檢測(cè)模塊和MIMO預(yù)編碼模塊則是分別負(fù)責(zé)對(duì)該子系統(tǒng)所負(fù)責(zé)的子帶數(shù)據(jù)進(jìn)行檢測(cè)譯碼和預(yù)編碼。

?

圖4 系統(tǒng)功能模塊劃分

對(duì)于上行鏈路，接收到的數(shù)據(jù)首先會(huì)匯聚到天線合并模塊，然后由天線合并模塊傳遞給帶寬拆分模塊進(jìn)行數(shù)據(jù)的按帶寬劃分以分配給不同的子系統(tǒng)，各子系統(tǒng)的信道估計(jì)模塊接收到來(lái)自帶寬拆分模塊的數(shù)據(jù)后進(jìn)行信道估計(jì)，并將估計(jì)出的信道信息傳遞給MIMO檢測(cè)模塊以用于用戶數(shù)據(jù)的檢測(cè)；同樣的對(duì)于下行鏈路，要發(fā)送的數(shù)據(jù)首先由控制器傳送給MIMO預(yù)編碼模塊，MIMO預(yù)編碼模塊根據(jù)信道估計(jì)模塊和射頻通道校準(zhǔn)模塊的信息對(duì)數(shù)據(jù)進(jìn)行預(yù)編碼后將已預(yù)編碼的數(shù)據(jù)傳遞給帶寬合并模塊，以合并其它子系統(tǒng)所處理的帶寬的數(shù)據(jù)從而形成整帶寬數(shù)據(jù)，最后整帶寬的數(shù)據(jù)將會(huì)被傳送給天線拆分模塊以實(shí)現(xiàn)所要發(fā)送的數(shù)據(jù)被分配至各個(gè)實(shí)際的物理天線進(jìn)行發(fā)送。

2）軟件部分

系統(tǒng)的軟件部分包括FPGA程序與上位機(jī)程序，其中，F(xiàn)PGA程序運(yùn)行于NI 2953R上，主要完成接收信號(hào)或發(fā)射信號(hào)的下、上變頻，模數(shù)、數(shù)模轉(zhuǎn)換以及硬件部分所述的模塊功能，信號(hào)處理流程見(jiàn)圖10。

另一方面，上位機(jī)程序主要負(fù)責(zé)設(shè)置系統(tǒng)的相關(guān)參數(shù)、配置各NI 2953R、產(chǎn)生所需發(fā)送數(shù)據(jù)或顯示系統(tǒng)接收到的數(shù)據(jù)以及啟動(dòng)或停止系統(tǒng)的運(yùn)行，圖5和圖6給出了上位機(jī)程序的前面板。

?

圖5 上位機(jī)程序前面板一

圖中部的上行鏈路星座圖上顯示出當(dāng)前有兩個(gè)用戶正在發(fā)送數(shù)據(jù)，且數(shù)據(jù)采用16QAM調(diào)制，圖左下角的簇控件中指示系統(tǒng)將USRP1配置為天線合并模塊，USRP2配置為帶寬拆分模塊，USRP3配置為MIMO檢測(cè)模塊，以此類(lèi)推。

?

圖6 上位機(jī)程序前面板二

上圖給出了系統(tǒng)的相關(guān)參數(shù)的配置，包括系統(tǒng)的載波頻率，發(fā)送功率，采樣率，調(diào)制方式等等，如當(dāng)前系統(tǒng)的載波頻率為4.1GHz，采樣率為15.36MS/s，調(diào)制方式為16QAM。上位機(jī)對(duì)系統(tǒng)的配置流程圖見(jiàn)圖7。

?

圖7 上位機(jī)對(duì)系統(tǒng)的配置流程

2. 系統(tǒng)時(shí)鐘和觸發(fā)信號(hào)的產(chǎn)生和分配

參考于NI 基于PXI和USRP RIO的可擴(kuò)展大規(guī)模MIMO系統(tǒng)的時(shí)鐘連接，Mini Massive MIMO系統(tǒng)的時(shí)鐘和觸發(fā)信號(hào)分發(fā)網(wǎng)絡(luò)如圖8所示：

?

圖8 Mini Massive MIMO系統(tǒng)的時(shí)鐘和觸發(fā)信號(hào)分發(fā)網(wǎng)絡(luò)

系統(tǒng)采用OctoClock模塊構(gòu)建時(shí)鐘和觸發(fā)信號(hào)分發(fā)網(wǎng)絡(luò)，系統(tǒng)的觸發(fā)信號(hào)和源時(shí)鐘信號(hào)從PXIe 6674T引出后輸入到OctoClock模塊進(jìn)行路由和分發(fā)，而后OctoClock模塊輸出端的8路時(shí)鐘信號(hào)和8路觸發(fā)信號(hào)分別通過(guò)等長(zhǎng)的傳輸電纜輸入到8個(gè)NI 2953R以確保系統(tǒng)各個(gè)NI 2953R的時(shí)鐘與觸發(fā)信號(hào)的同步。源觸發(fā)信號(hào)的產(chǎn)生是通過(guò)設(shè)定主NI 2953R然后在主NI 2953R中以軟件觸發(fā)的方式發(fā)出一個(gè)啟動(dòng)脈沖來(lái)實(shí)現(xiàn)。該啟動(dòng)脈沖信號(hào)（源觸發(fā)信號(hào)）在主設(shè)備的一個(gè)輸出端口上被引出，并輸入至PXIe-6674T中放大，然后傳遞到OctoClock模塊，并沿著電纜向下分布到系統(tǒng)中的各個(gè)NI 2953R設(shè)備（包括主設(shè)備自己），它的主要作用為設(shè)置參考時(shí)鐘邊沿以用于各個(gè)NI 2953R發(fā)射和接收時(shí)同步啟動(dòng)采集。圖9為系統(tǒng)時(shí)鐘和觸發(fā)信號(hào)分發(fā)網(wǎng)絡(luò)的實(shí)物連接圖。初步測(cè)試結(jié)果顯示在此同步架構(gòu)下，參考時(shí)鐘偏移在100 ps以?xún)?nèi)，觸發(fā)偏移在1.5 ns以?xún)?nèi)。

?

圖9系統(tǒng)時(shí)鐘和觸發(fā)信號(hào)分發(fā)網(wǎng)絡(luò)的實(shí)物連接圖

3. 上下行鏈路的數(shù)據(jù)處理流程

對(duì)于上行鏈路，系統(tǒng)中的8個(gè)NI 2953R的16根天線采集到的射頻信號(hào)經(jīng)過(guò)射頻通道的低噪聲放大、下變頻和ADC采樣量化后被分別送入到各個(gè)NI 2953R的FPGA中進(jìn)行下采樣、頻率偏移校正、IQ信號(hào)校正和FFT，之后壓入P2P FIFO或本地FIFO中以用于傳遞到相應(yīng)模塊進(jìn)行后續(xù)處理，如信道估計(jì)，信號(hào)檢測(cè)等。

?

圖10上下行鏈路的數(shù)據(jù)處理流程

對(duì)于下行鏈路，數(shù)據(jù)首先由控制器傳遞到MIMO預(yù)編碼模塊進(jìn)行預(yù)編碼，然后通過(guò)帶寬合并和天線拆分模塊分發(fā)到8個(gè)NI 2953R，在各個(gè)NI 2953R的FPGA中進(jìn)行OFDM調(diào)制、頻率偏移校正和IQ信號(hào)校正，校正過(guò)后的數(shù)據(jù)再被送入到各個(gè)射頻通道進(jìn)行數(shù)模轉(zhuǎn)換和上變頻最后通過(guò)天線發(fā)送出去。

三、 系統(tǒng)的實(shí)測(cè)結(jié)果與現(xiàn)場(chǎng)成果展示

系統(tǒng)的實(shí)測(cè)結(jié)果如圖11所示。圖中展示的是在LabVIEW Communication下的程序前面板框圖，從圖中可以看出，當(dāng)前有一個(gè)用戶在發(fā)送上行數(shù)據(jù)，數(shù)據(jù)調(diào)制方式為16QAM，由于沒(méi)有其它用戶干擾，星座圖的星座點(diǎn)較細(xì)系統(tǒng)性能較好。

?

圖11 LabVIEW Communication下系統(tǒng)實(shí)測(cè)結(jié)果

?

?

圖12 LabVIEW Communication下的System Designer所顯示系統(tǒng)邏輯連接圖

Mini Massive MIMO系統(tǒng)的實(shí)物圖見(jiàn)圖13和圖14，其中，圖13給出的是系統(tǒng)整體外觀，從上至下依次為系統(tǒng)Host端顯示器用于顯示接收信號(hào)星座圖，由兩個(gè)NI 2953R構(gòu)成的兩個(gè)單天線用戶，由10個(gè)NI 2953R（其中2個(gè)為模擬其它子系統(tǒng)的存在）和PXIe-1085機(jī)箱構(gòu)成的Massive MIMO系統(tǒng)的基站，以及8*2的UPA天線陣列。

?

?

圖13 系統(tǒng)實(shí)物圖

?

?

圖14 系統(tǒng)Host端顯示器

四、結(jié)論

本應(yīng)用利用NI USRP RIO與PXI平臺(tái)，采用NI LabVIEW和LabVIEW Communication作為開(kāi)發(fā)軟件，構(gòu)建了面向5G無(wú)線通信技術(shù)的Mini Massive MIMO原型驗(yàn)證系統(tǒng)。系統(tǒng)采取層次化設(shè)計(jì)，各部分功能模塊相對(duì)獨(dú)立，具有較強(qiáng)的可擴(kuò)展性，系統(tǒng)的核心算法如OFDM調(diào)制解調(diào)、信道估計(jì)與MIMO檢測(cè)等均在高性能的FPGA端完成，滿足系統(tǒng)的實(shí)時(shí)性的要求，Mini Massive MIMO原型驗(yàn)證系統(tǒng)非常適用于驗(yàn)證和測(cè)試面向大規(guī)模MIMO無(wú)線通信系統(tǒng)的多種關(guān)鍵技術(shù)和算法性能。