FFT/IFFT模塊 - 無線系統(tǒng)中自適應(yīng)數(shù)字調(diào)制、STBC編碼和FFT/IFFT模塊的FPGA實現(xiàn)方法

?

2.3 FFT/IFFT模塊

本文采用基4-FFT/IFFT算法來實現(xiàn)64點(diǎn)OFDM調(diào)制解調(diào)。常見的的FFT實現(xiàn)方法有流水線和并行陣列方法。此兩種方法各自有其優(yōu)缺點(diǎn)。流水線以犧牲時間來換取邏輯資源花費(fèi)的減少，這種方法占用的邏輯資源少，但是延時很高。并行陣列方法每一級之間也是采用流水線的設(shè)計思想，只不過每一級采用多個蝶形并行運(yùn)算，只消耗一個蝶形運(yùn)算時間，這樣就極大地節(jié)省了運(yùn)算時間，減少了延時，但是會消耗大量的邏輯資源。本文采用這兩種方法折中的方法——并行復(fù)用法。64點(diǎn)基4-FFT以4點(diǎn)蝶形運(yùn)算為基本單元，如圖4所示。

輸入數(shù)據(jù)按二進(jìn)制倒位序4點(diǎn)為一組，送入蝶形單元。值得注意的是，圖中的乘以-j只需要交換實部和虛部后，再取虛部的相反數(shù)即可實現(xiàn)。因此以上蝶形單元不需要使用乘法器，這就節(jié)省了邏輯資源的使用。輸出的數(shù)據(jù)是倒位序，需要經(jīng)過整序以輸出正常排序的數(shù)據(jù)。64點(diǎn)的FFT需要log464=3級運(yùn)算，每一級需要64/4=16次蝶形運(yùn)算。本文的設(shè)計總共包含16個蝶形運(yùn)算單元，每一級處理數(shù)據(jù)時，同時啟動16個蝶形單元并行運(yùn)算，這樣完成整級的運(yùn)算就只需要1個蝶形運(yùn)算時間單元。除了最后一級的運(yùn)算，其余每級運(yùn)算的輸出都要乘以相應(yīng)的旋轉(zhuǎn)因子。因此在設(shè)計之初，可以將所有會用到的旋轉(zhuǎn)因子事先保存下來。圖5為FFT模塊的基本架構(gòu)。

?

串/并模塊由一個深度為64的RAM實現(xiàn)，將輸入數(shù)據(jù)經(jīng)過倒序后4個一組并行輸出。每一組數(shù)據(jù)輸入到蝶形運(yùn)算模塊中對應(yīng)的蝶形單元，模塊的16個蝶形運(yùn)算單元接收到數(shù)據(jù)后同時啟動蝶形運(yùn)算，只需要一個運(yùn)算時間單元就能完成一級運(yùn)算。每一級的輸出受控制模塊控制，如果為最后一級，則不需要乘以旋轉(zhuǎn)因子，經(jīng)過整序后就可以直接輸出。如果不是最后一級的輸出，那輸出后的數(shù)據(jù)還要乘上對應(yīng)的旋轉(zhuǎn)因子，然后經(jīng)過相應(yīng)的整序后，輸出數(shù)據(jù)被重新送到蝶形運(yùn)算單元作為輸入執(zhí)行下一級的運(yùn)算。直到最后一級的運(yùn)算完成并輸出后，蝶形運(yùn)算單元才會等待下一組64點(diǎn)數(shù)據(jù)的到來，接收并作為新的輸入，執(zhí)行新一輪運(yùn)算。模塊每一級的運(yùn)算重復(fù)利用這16個碟形運(yùn)算單元，實現(xiàn)了并行復(fù)用的思想。運(yùn)算全程受控制模塊控制，采用狀態(tài)機(jī)控制每一級的運(yùn)行狀態(tài)，狀態(tài)圖如圖6所示。

?

3 仿真測試

本次設(shè)計采用Xilinx全新的FPGA開發(fā)軟件Vivado作為開發(fā)工具，硬件描述語言使用Verilog語言。為了便于時序控制，設(shè)計采用同步時序邏輯，系統(tǒng)時鐘設(shè)置為50 MHz。仿真工具采用Vivado集成的仿真工具。

3.1 自適應(yīng)數(shù)字調(diào)制

設(shè)置不同的參數(shù)，自適應(yīng)調(diào)制能實現(xiàn)階數(shù)不同的調(diào)制。圖7~圖8分別展示了16QAM、64QAM的調(diào)制結(jié)果。

?

圖中的IM_RE和DM_IM分別表示I、Q兩路信號，用帶符號8位二進(jìn)制數(shù)表示，保留6位小數(shù)，圖中以十進(jìn)制顯示。DM_INDEX表示數(shù)據(jù)的序號。

3.2 STBC編碼

圖9展示了16QAM調(diào)制信號經(jīng)STBC編碼后的仿真結(jié)果。

?

圖中RE_OUT0、IM_OUT0和RE_OUT1、IM_OUT1分別表示經(jīng)過STBC編碼后的兩路相互正交的信號，STBC_ORDER表示數(shù)據(jù)序號。

3.3 FFT/IFFT

IFFT的運(yùn)算結(jié)構(gòu)和FFT相同，只需將數(shù)據(jù)做簡單的共軛處理，就可以利用FFT的運(yùn)算模塊計算IFFT。數(shù)據(jù)經(jīng)過STBC編碼處理后，再做IFFT變換以實現(xiàn)OFDM調(diào)制。FFT實現(xiàn)了IFFT解調(diào)，因此輸出數(shù)據(jù)因等于STBC編碼的輸出。圖10～圖11分別展示了IFFT、FFT的仿真結(jié)果。

?

通過對比圖11和圖9可以看出，圖11的仿真結(jié)果并不完全等于圖9，這是由于系統(tǒng)采用的是二進(jìn)制定點(diǎn)數(shù)運(yùn)算，存在誤差。不過從圖中可以看出，誤差在可接受的范圍內(nèi)。因此，可以認(rèn)為FFT/IFFT模塊正確地實現(xiàn)了調(diào)制和解調(diào)。

該系統(tǒng)采用Vivado集成的綜合工具綜合和布局布線，在Xilinx ZYNQ7020上實現(xiàn)，其資源消耗情況如表2所示。

?

4 結(jié)語

本文針對自適應(yīng)MIMO-OFDM無線基帶傳輸系統(tǒng)的關(guān)鍵技術(shù)，研究了基帶傳輸系統(tǒng)的FPGA實現(xiàn)，并對其中的自適應(yīng)數(shù)字調(diào)制、STBC編碼和FFT/IFFT模塊進(jìn)行了FPGA設(shè)計與仿真。針對FFT/IFFT模塊的設(shè)計，在延時和邏輯資源占有上折中，提出了一種并行復(fù)用方法，結(jié)合基4FFT/IFFT算法來實現(xiàn)設(shè)計。仿真結(jié)果表明，自適應(yīng)數(shù)字調(diào)制能動態(tài)地調(diào)整調(diào)制方式，STBC編碼實現(xiàn)了信號的分集，提高了信號的可靠性。FFT/IFFT模塊能正確實現(xiàn)OFDM調(diào)制和解調(diào)，并在延時和邏輯占有率上取得了平衡，具有一定的應(yīng)用價值。