優(yōu)化方案 - 硬件加速邊緣檢測優(yōu)化處理方案

在圖3中，粗箭頭表示圖像數(shù)據(jù)流的路徑，細箭頭表示控制信號的方向。圖3所示的陰影部分為可裁剪系統(tǒng)(PS)，白色區(qū)域為可編程邏輯(PL)。由于Vivado HLS不支持指針訪問幀緩存，需要用AXI VDMA來訪問幀數(shù)據(jù)。

視頻流經(jīng)過HDMI輸入到視頻輸入控制器，數(shù)據(jù)流通過AXI互聯(lián)總線存入到DDR3存儲器中，Cortex-A9通過AXI互聯(lián)總線控制AXI VDMA和邊緣檢測IP去存取圖像數(shù)據(jù)，處理完的數(shù)據(jù)緩存到DDR3，最后 Cortex-A9將處理好的數(shù)據(jù)輸出到視頻顯示控制器。硬件加速是將Cortex-A9處理的運算轉(zhuǎn)移到PL去完成，這樣會減少處理器的負載。

3.2 HLS模塊優(yōu)化

Vivado HLS有兩種優(yōu)化方式，一種是在Directive控制欄設(shè)置優(yōu)化變量和參數(shù)，另一種方法是在代碼中使用#pragma命令來定義變量實現(xiàn)類型和結(jié)構(gòu)。根據(jù)系統(tǒng)的需求對邊緣檢測進行串行和并行實現(xiàn)策略。

3.2.1 串行實現(xiàn)方案

串行實現(xiàn)是保持軟件代碼的順序執(zhí)行結(jié)構(gòu)，邊緣檢測模塊按照順序串行執(zhí)行。當硬件電路工作在100 MHz頻率時，處理像素為(1 080×1 092)的圖像速率為0.7幀/s。通過表1可知Sobel子模塊消耗了1 142 ms，導(dǎo)致了整個邊緣檢測功能塊的速率降低。當邊緣檢測IP的數(shù)據(jù)的寬度為16 bit、像素深度為8 bit時，邊緣檢測的處理速率為825.5 KB/s。

3.2.2 并行實現(xiàn)方案

并行實現(xiàn)是將for循環(huán)打平、替換數(shù)組和增加流水線操作來實現(xiàn)并行執(zhí)行。與串行實現(xiàn)對比可知，在速率方面提高68.5倍左右，在100 MHz的頻率下，處理像素為(1 080×1 092)的圖像速率為48幀/s。當邊緣檢測IP的數(shù)據(jù)的寬度為16 bit、像素深度為8 bit時，邊緣檢測的處理速率為56 609.28 KB/s。

通過以上兩種實現(xiàn)可知，并行比串行實現(xiàn)的處理速率速度提高了68.5倍左右，與處理時間相對應(yīng)的數(shù)據(jù)吞吐率也提高了68.5倍。當數(shù)據(jù)帶寬不滿足要求時，可以通過修改軟件代碼中變量的位寬來增加IP數(shù)據(jù)端口的寬度，從而提高數(shù)據(jù)吞吐量。

硬件電路所使用的資源往往也是算法考慮的因素之一。表2是兩種實現(xiàn)策略所需要的硬件資源。

在資源使用方面，并行比串行實現(xiàn)所使用的資源多，占整個芯片的資源分別為BRAM_18K為10%，DSP48E為0，F(xiàn)F為3%，LUT為10%?？芍Y源滿足設(shè)計要求。

4 結(jié)果分析

通過三組公路真實場景來驗證本文邊緣檢測的效果。第一組是在白天拍攝的公路場景，見圖4，圖4(a)為輸入的原始圖像，圖4(b)為OpenCV邊緣檢測的結(jié)果，圖4(c)為硬件加速邊緣檢測結(jié)果。第二組是在晚間拍攝的公路場景（曝光效果差），見圖5，圖5(a)為輸入的原始圖像，圖5(b)為OpenCV邊緣檢測的結(jié)果，圖5(c)為硬件加速邊緣檢測結(jié)果。第三組是在晚間拍攝的公路場景，見圖6，圖6(a)為輸入的原始圖像，圖6(b)為OpenCV邊緣檢測的結(jié)果，圖6(c)為硬件加速邊緣檢測結(jié)果。

?

?

對圖4、圖5和圖6從橫縱兩個角度來分析硬件加速邊緣檢測的效果。橫向分析，與OpenCV邊緣檢測結(jié)果比較可知，硬件加速方案輸出邊緣圖像線條更加的明顯，在圖5曝光效果差的情況下OpenCV存在邊緣漏檢測的情形，而硬件加速方案則不存在漏檢的情況；縱向分析，在白天拍攝的場景邊緣檢測的結(jié)果要比晚上輸出的效果好些，在晚上拍攝的場景曝光好的邊緣檢測效果要比曝光差輸出的效果好。

對三組場景下的硬件加速邊緣檢測效果分析可知，硬件加速邊緣檢測明效果顯優(yōu)于OpenCV邊緣檢測，同時在相機曝光效果差或者外界環(huán)境復(fù)雜的情況下，硬件加速邊緣檢測都能進行有效邊緣檢測。

5 結(jié)論

針對傳統(tǒng)OpenCV圖像處理存在延時長和數(shù)據(jù)帶寬受限的缺點，采用硬件加速可以彌此不足。采用Vivado HLS在軟件應(yīng)用的基礎(chǔ)上進一步實現(xiàn)硬件電路設(shè)計，大大縮短了系統(tǒng)的開發(fā)周期。本文不僅提出邊緣檢測的硬件加速方案，同時提出了在數(shù)據(jù)處理量大和處理速度快的應(yīng)用中可以通過軟硬件結(jié)合來提供系統(tǒng)設(shè)計的方案。