支配開關(guān)功耗，就像在前幾個(gè)工藝節(jié)點(diǎn)支配時(shí)序一樣。右圖表明了互連對(duì)總動(dòng)態(tài)功耗的相對(duì)影響。今天，設(shè)計(jì)師有能力通過布線優(yōu)化來減少功耗?！ ≡谖锢?b class="flag-6" style="color: red">設(shè)計(jì)階段，設(shè)計(jì)師也可以發(fā)現(xiàn)更多自動(dòng)降耗的機(jī)會(huì)。在物理設(shè)計(jì)過程中
2017-10-08 22:06:50
：一是可以通過優(yōu)化布線減少功耗，互連正在開始支配開關(guān)功耗，就像在前幾個(gè)工藝節(jié)點(diǎn)支配時(shí)序一樣。今天，設(shè)計(jì)師有能力通過布線優(yōu)化來減少功耗。二是可以在物理設(shè)計(jì)階段，抓住自動(dòng)降耗的機(jī)會(huì)，將是對(duì)設(shè)計(jì)流程早期以及邏輯
2017-06-29 16:46:52
概述NI 提供了高速、靈活、精確的RF硬件，并搭配功能強(qiáng)大的NI LabVIEW軟件，以適應(yīng)無線通信領(lǐng)域日新月異的需求，并且貫穿了從設(shè)計(jì)、驗(yàn)證到生產(chǎn)的所有工程設(shè)計(jì)階段。為了能滿足不斷發(fā)展的通訊標(biāo)準(zhǔn)
2019-06-04 08:19:03
本帖最后由 一只耳朵怪 于 2018-5-25 17:32 編輯
電子產(chǎn)品的低功耗問題經(jīng)常讓產(chǎn)品設(shè)計(jì)者頭痛而又不得不面對(duì)。以單片機(jī)（MCU）為核心的系統(tǒng)，其功耗主要由單片機(jī)功耗和單片機(jī)外圍電路功耗組成。要降低單片機(jī)系統(tǒng)的功耗，需要從哪方面考慮？
2018-05-25 01:03:12
。硬件設(shè)計(jì)考慮因素要滿足單片機(jī)系統(tǒng)的低功耗要求，選用具有低功耗特性的單片機(jī)可以很容易實(shí)現(xiàn)。因?yàn)榫哂械?b class="flag-6" style="color: red">功耗特性的單片機(jī)可以大大降低系統(tǒng)功耗，這可以從單片機(jī)的供電電壓、內(nèi)部結(jié)構(gòu)、系統(tǒng)時(shí)鐘和低功耗模式等幾方面
2016-12-23 14:04:02
大家是不是都熟悉“微功耗”這個(gè)詞？對(duì)于線性器件而言，這通常是指 50uA 或更低的靜態(tài)電流。最近，“微功耗”已經(jīng)讓位于“毫微功耗”，后者通常是指不足 1uA 的靜態(tài)電流。在設(shè)計(jì)階段，不僅要進(jìn)行一些
2022-11-21 06:15:32
硬件上設(shè)計(jì)階段完成，接下來就是我們的軟件層次了。一：端口引腳的配置1 未使用的引腳：不用連接，配置為輸出模式并驅(qū)動(dòng)到任一狀態(tài)（高電平或低電平）；配置為輸入模式并使用外部電阻（約10 k）拉至VDD
2021-11-11 08:45:36
恒定功耗可以得到控制。 盡早考慮功耗 您在設(shè)計(jì)的早期階段做出的功耗決定影響最大。決定采用什么元件對(duì)功耗具有重大意義，而在時(shí)鐘上插入一個(gè) BUFGMUX 則影響甚微。對(duì)功耗的考慮越早越好。 恰當(dāng)
2012-01-11 11:59:44
您好，我被要求執(zhí)行序列生成器。我已經(jīng)用紙做過一切，但我不知道如何在Xilinx上正確創(chuàng)建它。我完成了轉(zhuǎn)換表和輸出表。我的輸出函數(shù)已經(jīng)用karnaugh等進(jìn)行了簡(jiǎn)化。但是當(dāng)我實(shí)現(xiàn)它時(shí)，我認(rèn)為它在
2019-01-10 10:39:50
我們?nèi)?b class="flag-6" style="color: red">何在xilinx中制作RPM？使用PlanAhead還是使用FPGA編輯器？我發(fā)現(xiàn)有一些指南指向了floorplanner中的一些選項(xiàng)，但我在我的xilinx版本中看不到那些選項(xiàng)（將RPM寫入
2018-10-17 14:23:35
如何在PCB設(shè)計(jì)階段處理好EMC及其EMI的問題呢？有什么解決辦法嗎？
2023-04-06 15:52:59
在使用PIC24系列開發(fā)自己的數(shù)據(jù)記錄器時(shí)，我遇到了問題。我使用I2C RTC和SPI串行閃存進(jìn)行數(shù)據(jù)存儲(chǔ)。閑置狀態(tài)，消耗15mA。如何降低功耗？請(qǐng)向我推薦。
2019-08-27 14:43:22
每輛汽車中都有一個(gè)包含傳感器、電機(jī)和開關(guān)的龐大車載網(wǎng)絡(luò)。這些網(wǎng)絡(luò)不斷發(fā)展以適應(yīng)車輛上日益增加的連通性，總功耗也隨之增加，因此可能會(huì)對(duì)車輛的排放產(chǎn)生負(fù)面影響。 根據(jù)所使用的網(wǎng)絡(luò)協(xié)議，有幾種方法可以降低功耗
2022-11-04 07:07:38
易失性FPGA的電源特性是什么？如何在進(jìn)行板級(jí)設(shè)計(jì)時(shí)，降低系統(tǒng)的靜態(tài)與動(dòng)態(tài)功耗？
2021-04-08 06:47:53
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-15 08:28:42
我正在開發(fā)一個(gè)使用 LoRa模塊的物聯(lián)網(wǎng)項(xiàng)目， 但我發(fā)現(xiàn) LoRa 模塊的功耗比較高， 這可能會(huì)導(dǎo)致電池消耗得很快.我正在尋找一些建議來幫助我降低 LoRa 模塊的功耗以延長(zhǎng)電池壽命.我已經(jīng)考慮了
2024-03-01 07:38:34
ZED 和ZC,在組網(wǎng)正常的情況下，ZED可以進(jìn)入低功耗模式，電流在uA級(jí)別。CC2530芯片當(dāng)關(guān)閉ZC后，ZED會(huì)持續(xù)的進(jìn)行網(wǎng)絡(luò)發(fā)現(xiàn)，無法進(jìn)入低功耗模式。電流達(dá)28mA；求教TI工程師，如何降低ZC發(fā)現(xiàn)網(wǎng)絡(luò)的頻次以降低功耗？或者有其他什么方法來降低功耗？
2020-08-07 07:03:22
電子產(chǎn)品的低
功耗問題經(jīng)常讓產(chǎn)品設(shè)計(jì)者頭痛而又不得不面對(duì)。以單片機(jī)(MCU)為核心的系統(tǒng)，其
功耗主要由單片機(jī)
功耗和單片機(jī)外圍電路
功耗組成。要
降低單片機(jī)系統(tǒng)的
功耗，需要從硬件和軟件兩方面入手?！ ?/div>
2021-02-19 07:23:26
如何降低可重構(gòu)系統(tǒng)的整體功耗？有什么方法能使可重構(gòu)系統(tǒng)的性能和功耗需求之間達(dá)到平衡？
2021-04-08 07:09:23
降低蜂窩手機(jī)功耗并且延長(zhǎng)其電池壽命是每一位手機(jī)設(shè)計(jì)工程師的目標(biāo)。設(shè)計(jì)工程師正在不斷將MP3播放器、照相機(jī)以及全運(yùn)動(dòng)視頻等功能加入到現(xiàn)代手機(jī)中，從而需要不斷地將功耗降到最低。
2019-08-23 08:26:40
引言針對(duì)中心機(jī)房功耗越來越大的問題，某些電信運(yùn)營(yíng)商制定了采購(gòu)設(shè)備功耗每年降低20%的目標(biāo)。半導(dǎo)體是功耗問題的關(guān)鍵所在，其解決方法是重新設(shè)計(jì)芯片實(shí)施和交付方案，而最新一代FPGA可以說是主要的推動(dòng)力
2019-07-31 07:13:26
如何才能實(shí)現(xiàn)降低FPGA設(shè)計(jì)的功耗？
2021-04-29 06:47:38
如何滿足工程過電壓與絕緣配合設(shè)計(jì)階段的建模需要？
2021-11-05 06:18:36
可以做哪些措施來降低功耗
2023-10-23 07:51:09
從當(dāng)前嵌入式消費(fèi)電子產(chǎn)品來看，媒體處理與無線通信、3D游戲逐漸融合，其強(qiáng)大的功能帶來了芯片處理能力的增加，在復(fù)雜的移動(dòng)應(yīng)用環(huán)境中，功耗正在大幅度增加。比如手機(jī)，用戶往往希望待機(jī)時(shí)間、聽音樂時(shí)間，以及看MPEG4時(shí)間能更長(zhǎng)。在這樣的背景下，如何降低入式芯片的功耗已迫在眉睫。
2019-08-28 08:27:58
自己做了一個(gè)電路板，因?yàn)?b class="flag-6" style="color: red">功耗除了點(diǎn)問題，怎么降低電路板功耗呢
2019-08-07 22:21:34
從事便攜式或手持產(chǎn)品設(shè)計(jì)的工程師都明白對(duì)于如今的設(shè)計(jì)，最大限度地降低功耗是必不可少的要求。但是，只有經(jīng)驗(yàn)豐富的工程師理解盡可能地延長(zhǎng)系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們的重點(diǎn)是，如何使用超低功耗的復(fù)雜可編程邏輯器件(CPLD)？如何在嵌入式設(shè)計(jì)中降低CPLD的功耗？
2019-08-01 08:19:42
怎樣來降低 MSP430 的功耗，請(qǐng)大家來討論下
2014-12-30 18:45:06
降低功耗的最重要的途徑是使用MSP430的時(shí)鐘系統(tǒng)來最大限度地提高M(jìn)SP430處于低功耗模式的時(shí)間。怎樣降低msp430的功耗？
2014-11-09 23:10:18
如果忽略了容差積累的影響，你就會(huì)在完成原型之后遇到種種麻煩?！ ≈圃炜煽康挠布竽阍?b class="flag-6" style="color: red">設(shè)計(jì)階段就應(yīng)考慮所有的容差。許多參考文獻(xiàn)討論了由于參數(shù)偏差引起的有源器件誤差，說明如何計(jì)算運(yùn)算放大器失調(diào)電壓、輸入電流以及類似...
2021-04-20 06:15:37
在產(chǎn)品設(shè)計(jì)時(shí)，除考慮降低成本、增加功能之外，還越來越重視其環(huán)保性能。選擇低功耗及采用無鉛/符合RoHS標(biāo)準(zhǔn)的封裝的IC器件是設(shè)計(jì)環(huán)保系統(tǒng)的關(guān)鍵。設(shè)計(jì)MAX9509低功耗視頻濾波放大器時(shí)，需要考慮一些特殊
2020-12-17 09:52:10
電源門控可以降低泄漏功耗嗎？有哪幾種情況采用PG能顯著減小泄漏功耗呢？
2022-02-11 06:34:36
系統(tǒng)設(shè)計(jì)人員在使用FPGA時(shí)通常要考慮哪些功耗？成功的低功耗設(shè)計(jì)是取決于結(jié)構(gòu)還是工藝？
2021-05-08 07:48:13
什么是TICKLESS？怎么能實(shí)現(xiàn)功耗的降低呢？TICKLESS是如何去實(shí)現(xiàn)功耗降低的呢？
2022-02-24 08:02:02
stm32進(jìn)入低功耗模式，必須用中斷來喚醒，現(xiàn)在就是不用這種模式，如何通過程序來降低功耗啊
2019-05-06 18:43:22
如何利用FPGA設(shè)計(jì)技術(shù)降低功耗？
2021-04-13 06:16:21
請(qǐng)問，如何對(duì)xilinx的virtex Ⅱ進(jìn)行功耗統(tǒng)計(jì)？在官網(wǎng)上的xpe文件沒有virtex Ⅱ的，那該如何統(tǒng)計(jì)呢？謝謝大神
2016-03-26 18:11:48
考慮到我們今天所生活的時(shí)代，嵌入式系統(tǒng)的便攜性是十分關(guān)鍵的設(shè)計(jì)考慮因素。便攜式系統(tǒng)通常用電池供電，而電池使用壽命取決于系統(tǒng)的功耗。在提倡“綠色環(huán)?！庇?jì)劃的今天，即便是市電供電的應(yīng)用也要把功耗作為一項(xiàng)
2020-08-20 12:30:00
長(zhǎng)期以來，人們往往注重對(duì)項(xiàng)目后期竣工結(jié)算，決算階段的造價(jià)控制，而忽視了對(duì)設(shè)計(jì)階段的造價(jià)控制。事實(shí)上，設(shè)計(jì)費(fèi)用一般只占建設(shè)成本的1%-2%，而其卻往往能影響70%-90%左右的
2009-12-28 15:39:27
5 輸變電工程設(shè)計(jì)階段的
2008-11-20 15:47:42
472 在絕大部分使用電池供電和插座供電的系統(tǒng)中，功耗成為需要考慮的第一設(shè)計(jì)要素。Xilinx決定使用20nm工藝的UltraScale器件來直面功耗設(shè)計(jì)的挑戰(zhàn)，本文描述了在未來的系統(tǒng)設(shè)計(jì)中，使用Xilinx 20nm工藝的UltraScale FPGA來降低功耗的19種途徑。
2018-07-14 07:21:005058 電源測(cè)量小貼士 10 個(gè)設(shè)計(jì)階段
2017-10-16 15:44:486 電源測(cè)量的小貼士 10 個(gè)設(shè)計(jì)階段
2017-10-19 09:03:494 EMI主要發(fā)生源之一亦即印刷電路板(PrintedCircuit Board，以下簡(jiǎn)稱為PCB)的設(shè)計(jì)，自古以來一直受到設(shè)計(jì)者高度重視，尤其是PCB Layout階段，若能夠?qū)MI問題列入考慮
2018-01-12 16:07:086061 
當(dāng)PCB設(shè)計(jì)人員所設(shè)計(jì)的產(chǎn)品投入生產(chǎn)時(shí)，幾乎都會(huì)遇到一些問題。這些問題通常與生產(chǎn)制程和產(chǎn)量有關(guān)，或是PCB組裝中出現(xiàn)了問題，導(dǎo)致產(chǎn)品報(bào)廢或大量的返工。當(dāng)出現(xiàn)上述情況時(shí)，產(chǎn)品需重回設(shè)計(jì)階段進(jìn)行必要的設(shè)計(jì)改版，以便其能符合預(yù)定的生產(chǎn)制程。
2018-02-14 07:43:00720 本視頻演示了 Xilinx 功耗估計(jì)器電子數(shù)據(jù)表工具
2018-06-05 13:45:007081 
該視頻演示了兩種在設(shè)計(jì)原型設(shè)計(jì)階段以及終端系統(tǒng)設(shè)計(jì)和集成階段監(jiān)控功耗的方法。
該演示將Maxim解決方案作為電源的一部分進(jìn)行了比較并利用了......
2018-11-26 07:08:002011 亞馬遜網(wǎng)絡(luò)服務(wù)公司的Gadi Hutt于2018年1月9日在法蘭克福舉行了Xilinx開發(fā)者論壇的開幕主題演講.Gadi解釋了Amazon EC2 F1實(shí)例的基礎(chǔ)知識(shí)，如何在AWS云中加速Xilinx FPGA
2018-11-23 06:15:002524 Xilinx FPGA是支持OpenStack的第一個(gè)（也是目前唯一的）FPGA。
該視頻快速介紹了如何在小型集群中部署Xilinx FPGA卡，以便在Xilinx SC16展臺(tái)上運(yùn)行每個(gè)演示，并使用OpenStack進(jìn)行配置和管理。
2018-11-23 06:14:003322 了解如何使用可用工具在UltraScale器件上執(zhí)行功耗分析，以及如何估算從7系列FPGA遷移的設(shè)計(jì)的功耗。
還要了解如何操作Xilinx功耗估算器。
2018-11-23 06:08:004069 在設(shè)計(jì)階段排版得當(dāng)可避免很多制造過程中的麻煩，并將焊接缺陷降低到最低。
2019-09-02 11:55:51384 
在一個(gè)應(yīng)用中，印刷電路板的成本對(duì)產(chǎn)品的整體價(jià)格有著巨大的影響。因此，重要的是納入有助于減少此支出的所有步驟。下面列出了一些步驟，通過在 PCB 設(shè)計(jì)階段進(jìn)行簡(jiǎn)單的更改，您就可以降低總體應(yīng)用程序成本
2020-11-18 19:19:542451 為了盡早地在產(chǎn)品設(shè)計(jì)階段解決電磁兼容問題，設(shè)計(jì)師需要進(jìn)行基于理論分析和協(xié)作設(shè)計(jì)的EMC仿真。
2020-11-24 16:32:24775 單粒子翻轉(zhuǎn)（Single-Event Upsets，SEU）指的是元器件受輻照影響引起電位狀態(tài)的跳變，“0”變成“1”，或者“1”變成“0”，但一般不會(huì)造成器件的物理性損傷。正因?yàn)椤皢瘟Ｗ臃D(zhuǎn)”頻繁出現(xiàn)，因此在芯片設(shè)計(jì)階段需要重點(diǎn)關(guān)注。這也是這篇文章的重點(diǎn)。
2020-11-29 11:07:104795 談到芯片，首先想到的一定是性能，功耗，價(jià)格，成熟度，生態(tài)圈兼容性等。但是只針對(duì)芯片本身的話，是看芯片內(nèi)部有什么運(yùn)算能力，比如處理器，浮點(diǎn)器，編解碼器，數(shù)字信號(hào)處理器，圖形加速器，網(wǎng)絡(luò)加速器等，還要
2021-02-20 15:42:2112916 
景嘉微：下一代圖形處理芯片處于后端設(shè)計(jì)階段 景嘉微在接受投資機(jī)構(gòu)調(diào)研時(shí)對(duì)外表示，公司下一代圖形處理芯片目前處于后端設(shè)計(jì)階段，后續(xù)的研發(fā)進(jìn)展將在定期報(bào)告中進(jìn)行披露。景嘉微表示，“公司一直高度重視員工
2021-01-13 11:38:002357 Xilinx功耗估算器用戶指南免費(fèi)下載。
2021-04-21 10:26:3023 硬件上設(shè)計(jì)階段完成，接下來就是我們的軟件層次了。一：端口引腳的配置1 未使用的引腳：不用連接，配置為輸出模式并驅(qū)動(dòng)到任一狀態(tài)（高電平或低電平）；配置為輸入模式并使用外部電阻（約10 k）拉至VDD
2021-11-05 20:06:0211 在需求分析階段，硬件電路的設(shè)計(jì)已經(jīng)較為全面的進(jìn)行了說明。接下來我們將細(xì)化硬件設(shè)計(jì)部分。一．低功耗外圍器件的選型1.電容：所有電容在電流通過電介質(zhì)時(shí)都會(huì)產(chǎn)生少量電荷損失，即使完全充電后也是如此，稱為
2021-11-05 20:21:0213 優(yōu)化功耗是電池壽命的關(guān)鍵，也是操作設(shè)備的關(guān)鍵。我們將通過參考物聯(lián)網(wǎng)設(shè)備的典型功耗配置，介紹在降低功耗方面需要考慮的挑戰(zhàn)和因素。為了能夠優(yōu)化睡眠模式、固件更新或天線匹配等因素，您會(huì)學(xué)習(xí)到如何測(cè)量功耗和電池模型。我們還會(huì)用一個(gè)簡(jiǎn)短的電源概述引導(dǎo)您選擇合適的測(cè)量方案。
2022-04-22 08:58:391194 選擇性喚醒的控制器局域網(wǎng)收發(fā)器如何在汽車設(shè)計(jì)中降低功耗
2022-10-28 12:00:170 在印制電路板設(shè)計(jì)階段對(duì)電磁兼容考慮將減少電路在樣機(jī)中發(fā)生電磁干擾。問題的種類包括公共阻抗耦合、串?dāng)_、高頻載流導(dǎo)線產(chǎn)生的輻射和通過由互連布線和印制線形成的回路拾取噪聲等。
2023-04-07 09:15:06305 戳藍(lán)字“賽盛技術(shù)”關(guān)注我們哦！課程名稱：《EMC正向設(shè)計(jì)與檢視》講師：吳老師課程時(shí)間：10月28-29日（2天）授課地點(diǎn)：深圳主辦單位：賽盛技術(shù)課程背景在產(chǎn)品系統(tǒng)設(shè)計(jì)階段，如何在結(jié)構(gòu)方面考慮電磁兼容
2022-09-22 10:13:11827 
課程名稱：《產(chǎn)品EMC正向設(shè)計(jì)與檢視》講師：吳老師時(shí)間地點(diǎn)：北京4月21日-22日主辦單位：賽盛技術(shù)課程背景在產(chǎn)品系統(tǒng)設(shè)計(jì)階段，如何在結(jié)構(gòu)方面考慮電磁兼容設(shè)計(jì)？在產(chǎn)品PCB設(shè)計(jì)階段，哪些地方要進(jìn)行
2023-04-07 17:05:08200 課程名稱：《產(chǎn)品EMC正向設(shè)計(jì)與分析》講師：吳老師時(shí)間地點(diǎn)：深圳5月19日-20日主辦單位：賽盛技術(shù)課程背景在產(chǎn)品系統(tǒng)設(shè)計(jì)階段，如何在結(jié)構(gòu)方面考慮電磁兼容設(shè)計(jì)？在產(chǎn)品PCB設(shè)計(jì)階段，哪些地方要進(jìn)行
2023-04-19 09:37:50199 課程名稱：《產(chǎn)品EMC正向設(shè)計(jì)與檢視》講師：吳老師時(shí)間地點(diǎn)：北京6月16日-17日主辦單位：賽盛技術(shù)課程背景在產(chǎn)品系統(tǒng)設(shè)計(jì)階段，如何在結(jié)構(gòu)方面考慮電磁兼容設(shè)計(jì)？在產(chǎn)品PCB設(shè)計(jì)階段，哪些地方要進(jìn)行
2023-05-12 10:07:01153 的設(shè)計(jì)概念，它們關(guān)注的是PCB設(shè)計(jì)的可制造性和可組裝性。 DFF（Design for Fabrication）是指在PCB設(shè)計(jì)階段考慮到PCB制造的要求和限制，以確保設(shè)計(jì)的可實(shí)施性和可制造性。DFF
2023-06-29 09:43:54605 1、如何降低功耗？ 一般的簡(jiǎn)單應(yīng)用中處理器大量的時(shí)間都在處理空閑任務(wù)，所以我們就可以考慮當(dāng)處理器處理空閑任務(wù)的時(shí)候就進(jìn)入低功耗模式，當(dāng)需要處理應(yīng)用層代碼的時(shí)候就將處理器從低功耗模式喚醒
2023-07-30 11:18:36628 CATIA 3D 線束設(shè)計(jì)，主要是模擬仿真不同區(qū)域的線束走向、直徑，考慮線束過孔的密封和保護(hù)，模擬線束的固定孔位和固定方式，且能夠在數(shù)據(jù)設(shè)計(jì)階段體現(xiàn)線束與周邊件的關(guān)系。
2023-08-08 10:21:47510 電子發(fā)燒友網(wǎng)站提供《Xilinx功耗估算用戶指南.pdf》資料免費(fèi)下載
2023-09-13 09:18:550 如何降低設(shè)備功耗，降低采集設(shè)備功耗的幾種方法 工程監(jiān)測(cè)傳感器 以下是降低數(shù)采設(shè)備功耗的一些方法： 優(yōu)化硬件設(shè)計(jì)：通過選擇低功耗的芯片、使用更高效的轉(zhuǎn)換器、減少功率損耗等方式來優(yōu)化硬件設(shè)計(jì)，從而降低功耗
2023-10-11 09:29:00511 如何在高速信號(hào)中降低符號(hào)間干擾
2023-11-27 15:29:49187 
課程名稱：《產(chǎn)品EMC正向設(shè)計(jì)與檢視》講師：吳老師時(shí)間地點(diǎn)：武漢4月19-20日主辦單位：賽盛技術(shù)課程背景在產(chǎn)品系統(tǒng)設(shè)計(jì)階段，如何在結(jié)構(gòu)方面考慮電磁兼容設(shè)計(jì)？在產(chǎn)品PCB設(shè)計(jì)階段，哪些地方要進(jìn)行
2024-03-16 08:16:2336 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論