- 這個(gè)工具把FPGA從硬件工程師手中解放出來(lái)

不勞煩硬件工程師，讓軟件工程師獨(dú)立開發(fā)硬件一直是個(gè)誘人的夢(mèng)想，每隔幾年總有一些公司喊出類似的口號(hào)，但之后就銷聲匿跡了例如Handel-C語(yǔ)言，這種新一代硬件描述語(yǔ)言編譯工具，號(hào)稱可以利用Handle-C語(yǔ)言在大規(guī)模FPGA硬件上得以實(shí)現(xiàn)。設(shè)計(jì)者可以利用Handle-C語(yǔ)言，能在很短的時(shí)間里創(chuàng)建更龐大、更復(fù)雜和更高速的系統(tǒng)。但是現(xiàn)在，Handle-C語(yǔ)言已經(jīng)淡出業(yè)界了。不過，借助 QuickPlay貌似真的可以實(shí)現(xiàn)這個(gè)夢(mèng)想了。

只有六個(gè)步驟就可以輕松開發(fā)一款FPGA應(yīng)用。

步驟 1 ： 純軟件設(shè)計(jì)。這個(gè)階段，您可以用C 語(yǔ)言添加并連接處理內(nèi)核，創(chuàng)建自己的FPGA 設(shè)計(jì)，然后使用自己的主機(jī)軟件來(lái)指定通信通道。QuickPlay 基于 Eclipse 的集成開發(fā)環(huán)境（IDE）通過簡(jiǎn)單的 API 提供 C/C++ 語(yǔ)言庫(kù)，用于創(chuàng)建內(nèi)核、流、流端口和存儲(chǔ)器端口，以及從流端口和存儲(chǔ)器端口讀取/ 寫入。

步驟 2 ：功能驗(yàn)證。這一步的重點(diǎn)是確保步驟 1編寫的軟件模型能正確工作。實(shí)現(xiàn)的方法是先在桌面上編譯軟件模型，然后使用測(cè)試程序發(fā)送數(shù)據(jù)到輸入以執(zhí)行軟件模型，最后驗(yàn)證輸出的正確性。并行執(zhí)行 FPGA 設(shè)計(jì)的軟件模型，為每個(gè)內(nèi)核提供獨(dú)立的線程，以模擬實(shí)際硬件實(shí)現(xiàn)的并行性。

步驟 3 ： 硬件生成。這一步用于從用戶的軟件模型生成 FPGA 硬件。它涉及三個(gè)簡(jiǎn)單的操作：
在 QuickPlay GUI 的下拉菜單中選擇您想要實(shí)現(xiàn)到自己的設(shè)計(jì)中的 FPGA 硬件。QuickPlay 能夠使用品種不斷豐富的現(xiàn)成開發(fā)板來(lái)實(shí)現(xiàn)設(shè)計(jì)。這些開發(fā)板采用先進(jìn)的賽靈思All Programmable FPGA、PCIe 3.0、10 Gb 以太網(wǎng)、DDR3 SDRAM、QDR2+SRAM 等。

2. 選擇需要映射到設(shè)計(jì)輸入及輸出端口的物理接口（以及協(xié)議）。這些通過菜單都能方便選擇。具體選擇取決于用戶選定的 FPGA 板件上提供的接口，例如 PCIe、10 Gb 以太網(wǎng) TCP/IP 和 10 Gb 以太網(wǎng) UDP。選擇通信協(xié)議即自動(dòng)調(diào)用實(shí)現(xiàn)連接所需的硬件 IP 模塊以及其上分層的任何軟件協(xié)議棧，從而完成整個(gè)系統(tǒng)的創(chuàng)建。

3. 啟動(dòng)構(gòu)建流程這個(gè)過程包括運(yùn)行 HLS 引擎（從 C 語(yǔ)言代碼創(chuàng)建硬件），創(chuàng)建所需的系統(tǒng)硬件功能（我們?cè)紝?shí)例中的控制層邏輯）和運(yùn)行構(gòu)建板件要求的硬件鏡像所需的其他工具（例如賽靈思Vivado? 集成設(shè)計(jì)環(huán)境）。完成這個(gè)過程無(wú)需手動(dòng)干預(yù)。

步驟 4 ： 系統(tǒng)執(zhí)行。這個(gè)步驟與步驟 2 中的功能模型執(zhí)行（功能驗(yàn)證）相似，除了現(xiàn)在雖然主機(jī)應(yīng)用仍然運(yùn)行在軟件中，但 FPGA 設(shè)計(jì)運(yùn)行在選定的 FPGA 板件上。這意味著您可以從 FPGA 板件輸入輸出真實(shí)數(shù)據(jù)，從而進(jìn)一步驗(yàn)證其功能的完整性。

步驟 5 ： 系統(tǒng)調(diào)試。不必在硬件層面進(jìn)行調(diào)試，即便缺陷是在在硬件中運(yùn)行功能后發(fā)現(xiàn)的。由于 QuickPlay 保證軟件模型和硬件實(shí)現(xiàn)之間的功能等效性，因此任何硬件版本中發(fā)生的缺陷也必然存在于軟件版本中。這就是您無(wú)需在硬件中進(jìn)行調(diào)試的原因；您只需要在軟件域中調(diào)試就足夠了。

整個(gè)流程就是先在軟件中建模，然后在硬件中構(gòu)建并測(cè)試系統(tǒng)。如果存在缺陷，將失敗的測(cè)試序列導(dǎo)回軟件環(huán)境中，在軟件環(huán)境中調(diào)試，修改源代碼，然后重復(fù)這一過程。與傳統(tǒng)流程相比這能顯著提高生產(chǎn)力。

步驟 6： 系統(tǒng)優(yōu)化，這是可選的。

過去，從純粹的軟件設(shè)計(jì)到硬件輔助或純硬件設(shè)計(jì)一般需要數(shù)月時(shí)間。但是QuickPlay 把開發(fā)時(shí)間縮短為數(shù)天時(shí)間。這是一個(gè)非常大的進(jìn)步！利用這個(gè)工具，軟件工程師能夠根據(jù)需要來(lái)使用定制硬件，自動(dòng)生成工作效率更高的硬件應(yīng)用?？磥?lái)，F(xiàn)PGA的大眾化應(yīng)用真的為時(shí)不遠(yuǎn)了！