1kHz信號(hào)發(fā)生器電路圖
2020-03-02 09:42:03
本設(shè)計(jì)以FPGA為控制核心，采用直接數(shù)字頻率合成（DDS）設(shè)計(jì)了一款信號(hào)可調(diào)的信號(hào)發(fā)生器，采用的FPGA是Altera公司研發(fā)的的Cyclnoe II系列，所選用的型號(hào)是EP4C6F17C8，外圍
2021-10-28 16:49:26
FPGA數(shù)字信號(hào)發(fā)生器，怎么弄啊……跪求各路大神……
2013-04-18 13:38:22
想做一個(gè)信號(hào)發(fā)生器，使用什么方法做最優(yōu)呢。求解求解~
2015-07-17 09:52:37
求助，這個(gè)信號(hào)發(fā)生器電路的設(shè)計(jì)原理是什么
2022-06-21 20:40:00
請(qǐng)問(wèn)，信號(hào)發(fā)生器只能輸出有正有負(fù)的信號(hào)嗎？例如，我導(dǎo)入的峰峰值5V的信號(hào)，電壓范圍為0~5V，利用型號(hào)為AFG2021-SC的發(fā)生器輸出信號(hào)只能為-2.5~2.5V，可以調(diào)節(jié)嗎。
2018-01-02 11:28:09
信號(hào)發(fā)生器和DA轉(zhuǎn)換 FPGA案例教程
2019-08-17 09:01:48
信號(hào)發(fā)生器是是什么？信號(hào)發(fā)生器分為哪幾類(lèi)？
2021-05-13 06:03:51
開(kāi)始加入信號(hào)發(fā)生器的大家族。 信號(hào)發(fā)生器的指標(biāo) 信號(hào)發(fā)生器的工作頻率范圍、頻率穩(wěn)定度、頻率精度、信號(hào)頻譜純度都與頻率產(chǎn)生單元有關(guān)，也是信號(hào)發(fā)生器性能的重要指標(biāo)。 文章來(lái)源于：日圖科技 阿里巴巴直通車(chē)：深圳市日圖科技有限公司 微信：Ritu-17微博：日圖科技Ritu
2016-02-23 14:52:52
本文主要介紹信號(hào)發(fā)生器的基礎(chǔ)知識(shí)，首先介紹通用的信號(hào)發(fā)生器有哪些分類(lèi)，并簡(jiǎn)要說(shuō)明了各種信號(hào)源的特點(diǎn)和作用，另外重點(diǎn)講解了信號(hào)發(fā)生器的主要指標(biāo)，介紹了現(xiàn)有信號(hào)發(fā)生器一些特殊功能。關(guān)鍵詞：任意波形發(fā)生器、函數(shù)信號(hào)發(fā)生器、頻率分辨率、存儲(chǔ)深度
2019-06-04 07:52:41
基于labview的數(shù)字信號(hào)發(fā)生器設(shè)計(jì)
2012-05-18 19:01:42
請(qǐng)問(wèn)一下這個(gè)信號(hào)發(fā)生器是產(chǎn)生什么信號(hào)的？和最開(kāi)始那下振蕩是怎么來(lái)的？？為什么沒(méi)產(chǎn)生信號(hào)？
2018-03-01 16:45:38
利用AltiumDesigner畫(huà)原理圖是發(fā)現(xiàn)找不到信號(hào)發(fā)生器，一般都是標(biāo)注為XFG1是函數(shù)發(fā)生器，XFC1示波器。
2019-07-19 07:11:45
數(shù)字LVDS信號(hào)后，直接輸入液晶屏，以避免信號(hào)傳輸過(guò)程產(chǎn)生的失真與損耗。關(guān)鍵詞：液晶顯示；信號(hào)發(fā)生器；FPGA；LVDS
2019-06-21 06:23:52
7級(jí)的m序列信號(hào)發(fā)生器的電路圖怎么設(shè)計(jì)，用幾個(gè)74LS194移位寄存器。
2017-03-29 22:13:57
調(diào)諧的可變?cè)鲆娣糯笃?VGA)。這種設(shè)計(jì)以20MHz 的性能為目標(biāo)，幅度為22.4 V(+39 dBm)，負(fù)載為50 Ω。圖2. 更小、更簡(jiǎn)單的信號(hào)發(fā)生器輸出級(jí)新型緊湊式輸出級(jí)初始信號(hào)可能來(lái)自數(shù)模轉(zhuǎn)換器
2019-10-19 08:00:00
利用FPGA實(shí)現(xiàn)信號(hào)發(fā)生器
2016-08-24 16:24:24
高速、高電壓和大電流，以及具有連續(xù)線(xiàn)性微調(diào)功能的可變放大器?！ ?b class="flag-6" style="color: red">圖2.帶VGA的信號(hào)發(fā)生器輸出級(jí)的簡(jiǎn)化框圖 首先，初始輸入信號(hào)必須通過(guò)VGA放大或衰減。VGA的輸出信號(hào)可以設(shè)置為所需的幅度，而與
2020-12-09 14:16:51
1、引言VGA(視頻圖形陣列)作為一種標(biāo)準(zhǔn)的顯示接口在視頻和計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用。VGA圖像信號(hào)發(fā)生器是電視臺(tái)、電視機(jī)生產(chǎn)企業(yè)、電視維修人員常用的儀器，其主要功能就是產(chǎn)生標(biāo)準(zhǔn)的圖像測(cè)試信號(hào)
2019-07-17 07:12:48
脈沖波，經(jīng)二階低通濾波和放大電路后即可得到所需波形信號(hào)。3.該多路信號(hào)發(fā)生器幅值分辨率高，頻率精度高，且具有良好的直流性能，各通道可獨(dú)立產(chǎn)生三角波、鋸齒波、正弦波、方波且輸出穩(wěn)定求大神，講解講解思路，
2018-12-08 18:07:11
信號(hào)發(fā)生器又稱(chēng)為波形發(fā)生器是一種常用的信號(hào)源并且廣泛應(yīng)用于電子電路、通信、控制和教學(xué)實(shí)驗(yàn)等領(lǐng)域的重要儀器之一。為了降低傳統(tǒng)函數(shù)信號(hào)發(fā)生器成本，改善信號(hào)發(fā)生器低頻穩(wěn)定性。
2019-09-05 07:22:51
信號(hào)發(fā)生器種類(lèi)很多，按是否利用頻率合成技術(shù)來(lái)分，可分為非頻率合成式信號(hào)發(fā)生器與頻率合成式信號(hào)發(fā)生器。其中頻率合成式信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度都很高，且頻率連續(xù)可調(diào)，是信號(hào)發(fā)生器的發(fā)展方向。頻率
2019-09-26 06:45:26
求一個(gè)基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)，最好有DA模塊和相位累加器模塊的代碼。
2019-03-18 22:09:03
三種信號(hào)，正弦波、方波、三角波，數(shù)據(jù)存儲(chǔ)部分存儲(chǔ)三種信號(hào)的波形數(shù)據(jù)。 FPGA軟件設(shè)計(jì)采用頂層原理圖模式，正弦波、三角波、矩形波信號(hào)發(fā)生器的頂層模塊原理圖，塊內(nèi)是用Verilog語(yǔ)言編寫(xiě)的程序
2018-08-23 15:32:05
基于labview和fpga的信號(hào)發(fā)生器要求：【1】正弦波、方波、鋸齒波、三角波?！?】頻率、幅值、相位可調(diào)，調(diào)節(jié)步進(jìn)值：頻率0.1，幅值0.1，相位1；【3】頻率最高：20k；峰值最高：3.3
2022-01-18 07:35:42
基于labview的信號(hào)發(fā)生器的設(shè)計(jì)
2013-12-27 20:41:12
DDS電路的工作原理是什么如何利用FPGA和DDS技術(shù)實(shí)現(xiàn)正弦信號(hào)發(fā)生器的設(shè)計(jì)
2021-04-28 06:35:23
DDS的工作原理和基本結(jié)構(gòu)基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)如何建立頂層模塊？
2021-04-09 06:46:42
信號(hào)發(fā)生器的系統(tǒng)構(gòu)成部分AD9857結(jié)構(gòu)與功能描述如何利用AD9857設(shè)計(jì)信號(hào)發(fā)生器
2021-04-14 06:27:38
信號(hào)發(fā)生器又稱(chēng)信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有 著廣泛的應(yīng)用。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波(含方波)、正弦波的電路被稱(chēng)為函數(shù)信號(hào)發(fā)生器。
2019-11-11 08:07:57
`安捷倫信號(hào)發(fā)生器怎么產(chǎn)生的方波不是標(biāo)準(zhǔn)的方波，而是寬度發(fā)生變化的`
2020-10-24 12:12:17
本文在討論DDS的基礎(chǔ)上，介紹利用FPGA設(shè)計(jì)的基于DDS的信號(hào)發(fā)生器。
2021-05-06 09:54:10
怎么實(shí)現(xiàn)信號(hào)發(fā)生器系統(tǒng)的FPGA設(shè)計(jì)？
2021-09-30 06:35:31
m序列信號(hào)發(fā)生器由那幾部分組成？怎么實(shí)現(xiàn)m序列信號(hào)發(fā)生器的設(shè)計(jì)？
2021-05-10 06:09:23
介紹了DDS的發(fā)展歷史及其兩種實(shí)現(xiàn)方法的特點(diǎn)，論述了DDS的基本原理，并提出一種基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)方法，使DDS信號(hào)發(fā)生器具有調(diào)頻、調(diào)相的功能，最后對(duì)其性能進(jìn)行了分析。實(shí)驗(yàn)表明該系統(tǒng)具有設(shè)計(jì)合理、可靠性高、結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)，具有很好的實(shí)用價(jià)值。
2021-05-11 06:58:58
)。DDS是開(kāi)環(huán)系統(tǒng)，無(wú)反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一。文中的主要內(nèi)容是采用FPGA結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS信號(hào)發(fā)生器的開(kāi)發(fā)。
2019-09-29 08:08:12
怎樣去設(shè)計(jì)一種基于FPGA的正弦信號(hào)發(fā)生器？如何對(duì)基于FPGA的正弦信號(hào)發(fā)生器進(jìn)行仿真？
2021-09-28 06:31:34
前言用FPGA做正弦信號(hào)發(fā)生器是我上大學(xué)期間在實(shí)驗(yàn)室里做的，主要用的ROM-IP和DA數(shù)模轉(zhuǎn)化芯片，將數(shù)字信號(hào)轉(zhuǎn)為模擬信號(hào)后，通過(guò)示波器進(jìn)行顯示。我記得當(dāng)時(shí)用FPGA做了正弦、三角波、方波信號(hào)，然后
2021-07-26 07:19:19
連續(xù)線(xiàn)性 dB 調(diào)諧的可變?cè)鲆娣糯笃?VGA)。這種設(shè)計(jì)以 20MHz 的性能為目標(biāo)，幅度為 22.4 V(+39 dBm)，負(fù)載為 50 Ω。 圖 2. 更小、更簡(jiǎn)單的信號(hào)發(fā)生器輸出級(jí) 新型緊湊式
2020-07-18 07:00:00
正弦－余弦信號(hào)發(fā)生器電路圖
2020-03-02 07:58:00
求大神給個(gè)FPGA任意波形發(fā)生器的源程序和原理圖，急求??！謝謝！??！
2015-05-28 11:35:10
哪個(gè)大神能提供一下E題的第五問(wèn)的信號(hào)發(fā)生器的FPGA的程序，用的是STM32F1。提供一個(gè)標(biāo)準(zhǔn)矩形脈沖信號(hào)發(fā)生器，要求：a) 頻率為1MHz，誤差的絕對(duì)值不大于0.1%；b) 脈寬為100ns，誤差
2016-07-27 21:04:06
我做的虛擬
信號(hào)發(fā)生器，可是波形
圖顯示的是靜止的波形，不能動(dòng)態(tài)顯示，實(shí)在 不知道哪里出問(wèn)題了，求大家?guī)兔獯鹨幌?，拜托拜?/div>
2016-05-14 12:31:07
VGA圖象信號(hào)發(fā)生器的工作原理是什么？VGA圖象信號(hào)發(fā)生器該如何去設(shè)計(jì)？
2021-04-28 06:06:40
我在使用ADV7181C采集1024X768 @60的VGA圖象，但是采集到的圖象一直不對(duì)。
請(qǐng)問(wèn)ADV7181C采集VGA圖象能夠使用16bitout的接口嗎？按下圖中紅色框內(nèi)的意思好象是
2023-12-18 07:41:32
以前學(xué)習(xí)過(guò)一段時(shí)間stm32，算是入門(mén)了，現(xiàn)在又學(xué)了點(diǎn)fpga，想要做一個(gè)基于32和fpga的信號(hào)發(fā)生器，但是不知道從何下手，在網(wǎng)上查資料也是說(shuō)得很籠統(tǒng)，不能給我以明示，不知道這里有沒(méi)有哪位做個(gè)或會(huì)做的，希望能指點(diǎn)一下
2019-04-22 23:05:44
555多種信號(hào)發(fā)生器電路圖
2019-10-23 00:50:57
信號(hào)發(fā)生器電路圖
2019-10-09 09:11:01
本文介紹基于FPGA 和DDFS 技術(shù)，應(yīng)用Altera 公司的FPGA 開(kāi)發(fā)工具DSP Builder 設(shè)計(jì)數(shù)字移相信號(hào)發(fā)生器，該數(shù)字移相信號(hào)發(fā)生器的頻率、相位、幅度均可預(yù)置，分辨率高，精確可調(diào)。且可分
2009-12-18 11:59:54
44 根據(jù)直接數(shù)字合成器的基本原理，給出了基于FPGA 的直接數(shù)字合成器的設(shè)計(jì)與實(shí)現(xiàn)，利用FPGA有效地?cái)U(kuò)展了輸出波形的頻率范圍，實(shí)現(xiàn)了數(shù)字移相信號(hào)發(fā)生器。該信號(hào)發(fā)器主要采用了
2009-12-26 16:34:5836 正弦信號(hào)發(fā)生器(A題)
一、任務(wù) 設(shè)計(jì)制作一個(gè)正弦信號(hào)發(fā)生器。
二、要求1、基本
2010-04-16 10:25:5990 根據(jù)直接數(shù)字合成器的基本原理,給出了基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與實(shí)現(xiàn),利用FPGA有效地?cái)U(kuò)展了輸出波形的頻率范圍,實(shí)現(xiàn)了數(shù)字移相信號(hào)發(fā)生器。該信號(hào)發(fā)生器主要采用了直接
2010-07-21 17:30:4769 為配合地震計(jì)電磁信息采集系統(tǒng)對(duì)地震計(jì)進(jìn)行標(biāo)定，設(shè)計(jì)一款基于FPGA的地震計(jì)標(biāo)定 信號(hào)發(fā)生器 。以Altera EP2C8T144C8型 FPGA和16位串行DAC芯片DAC8560為核心，利用直接數(shù)字頻率合成技術(shù)、m序
2011-08-05 14:33:4749 本文在介紹差分跳頻G函數(shù)算法原理基礎(chǔ)之上，對(duì)短波差分跳頻信號(hào)發(fā)生器進(jìn)行了基于FPGA的整體系統(tǒng)優(yōu)化設(shè)計(jì)，并分別在軟件和硬件環(huán)境下進(jìn)行了仿真與實(shí)現(xiàn)。
2011-08-13 15:04:11
1535 
以FPGA芯片為載體，通過(guò)QuartusII的LPM_ROM模塊和VHDL語(yǔ)言為核心設(shè)計(jì)一個(gè)多功能 信號(hào)發(fā)生器 ，根據(jù)輸入信號(hào)的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5種信號(hào)，通
2011-08-15 11:00:5983 以FPGA 芯片為載體， 通過(guò)QuartusII 的LPM_ROM 模塊和VHDL 語(yǔ)言為核心設(shè)計(jì)一個(gè)多功能信號(hào)發(fā)生器，根據(jù)輸入信號(hào)的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號(hào)，
2011-09-26 14:05:548050 
為了降低傳統(tǒng)函數(shù)信號(hào)發(fā)生器成本，改善函數(shù)信號(hào)發(fā)生器低頻穩(wěn)定性，本文結(jié)合FPGA和51單片機(jī)設(shè)計(jì)并實(shí)現(xiàn)了產(chǎn)生以0.596Hz頻率精度各種函數(shù)信號(hào)。函數(shù)信號(hào)頻率、波形、幅度由51單片機(jī)控
2012-03-22 12:08:01125 設(shè)計(jì)采用Altera公司CycloneII系列EP2C5Q208作為核心器件，采用直接數(shù)字頻率合成技術(shù)實(shí)現(xiàn)了一個(gè)頻率、相位可控的基本信號(hào)發(fā)生器。該信號(hào)發(fā)生器可以產(chǎn)生正弦波、方波、三角波和鋸齒波四種波形。仿真及硬件驗(yàn)證的結(jié)果表明，該信號(hào)發(fā)生器精度高，抗干擾性好，此設(shè)計(jì)方案具有一定的實(shí)用性。
2013-01-22 14:45:33472 為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ 3個(gè)
2013-04-27 16:50:59183 本專(zhuān)題匯集了四十種DDS信號(hào)發(fā)生器各部分資料，包括信號(hào)發(fā)生器原理，DDS芯片及應(yīng)用，信號(hào)發(fā)生器電路圖及DDS信號(hào)發(fā)生器設(shè)計(jì)，為你免除大量自行搜索的時(shí)間,讓你深入了解DDS信號(hào)發(fā)生器。
2015-06-23 10:41:36
基于FPGA的正弦信號(hào)發(fā)生器的 技術(shù)論文
2015-10-30 10:39:0520 虛擬信號(hào)發(fā)生器基于labview的虛擬信號(hào)發(fā)生器的設(shè)計(jì)
2016-01-05 16:49:31188 VGA信號(hào)發(fā)生器制作資料
2017-10-16 09:04:4028 脈沖信號(hào)發(fā)生器是 信號(hào)發(fā)生器的一種。信號(hào)發(fā)生器按信號(hào)源有很多種分類(lèi)方法，其中一種方法可分為混和信號(hào)源和邏輯信號(hào)源兩種。其中混和信號(hào)源主要輸出模擬波形；邏輯信號(hào)源輸出數(shù)字碼形?；旌?b class="flag-6" style="color: red">信號(hào)源又可分為函數(shù)
2017-10-26 17:09:5420777 
FPGA和51單片機(jī)信號(hào)發(fā)生器設(shè)計(jì)
2017-10-31 09:15:3722 基于運(yùn)放的信號(hào)發(fā)生器精度低且穩(wěn)定性和可調(diào)節(jié)性差，而基于DDS的信號(hào)發(fā)生器則成本高、電路復(fù)雜。為此提出了基于FPGA+PWM的多路信號(hào)發(fā)生器設(shè)計(jì)方法。該方法硬件上無(wú)需DAC與多路模擬開(kāi)關(guān)，由FPGA產(chǎn)生調(diào)制輸出波形信號(hào)所需的PWM脈沖波，經(jīng)二階低通濾波和放大電路后即可得到所需波形信號(hào)。
2017-11-18 09:42:016332 
本文檔內(nèi)容介紹了基于fpga實(shí)現(xiàn)信號(hào)發(fā)生器，供參考
2018-04-20 15:23:3565 本文首先介紹了信號(hào)發(fā)生器的功能以及作用，其次介紹了四種信號(hào)發(fā)生器的用途，最后闡述了四種信號(hào)發(fā)生器的應(yīng)用以及實(shí)例。
2018-08-21 18:33:2133199 針對(duì)信號(hào)發(fā)生器對(duì)輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成（DDS）技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號(hào)發(fā)生器設(shè)計(jì)方案。采用AT89S52單片機(jī)為控制器
2018-11-06 19:35:2821 數(shù)字信號(hào)發(fā)生器是數(shù)字信號(hào)處理中不可缺少的調(diào)試設(shè)備，在生產(chǎn)生活中的應(yīng)用非常廣泛。本文所設(shè)計(jì)的內(nèi)容就是基于AItera公司的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）實(shí)現(xiàn)數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)，本設(shè)計(jì)中應(yīng)用VHDL硬件描述語(yǔ)言進(jìn)行描述，使該數(shù)字信號(hào)發(fā)生器可以產(chǎn)生正弦波、方波、三角波、鋸齒波四個(gè)獨(dú)立的波形。
2018-11-13 16:40:5933 在這篇文章中，小編將對(duì)信號(hào)發(fā)生器在靈敏度調(diào)節(jié)方面的應(yīng)用予以介紹，并告訴大家如何選擇一款合適的信號(hào)發(fā)生器，在文章最后還將對(duì)脈沖信號(hào)發(fā)生器加以簡(jiǎn)單介紹。如果你對(duì)本文內(nèi)容具有興趣，不妨繼續(xù)往下閱讀哦。
2021-02-09 17:45:004800 論述了DDS的基本原理，給出了利用FPGA實(shí)現(xiàn)基于DDS的2ASK/2FSK信號(hào)發(fā)生器的設(shè)計(jì)方法，重點(diǎn)介紹了其原理和電路，最后給出了基于.FPGA設(shè)計(jì)的實(shí)驗(yàn)結(jié)果.
2021-03-24 09:12:0019 一、如何選擇一款合適的信號(hào)發(fā)生器？ 據(jù)西安安泰信號(hào)發(fā)生器維修中心小編所知，函數(shù)/任意波形發(fā)生器是一種產(chǎn)生標(biāo)準(zhǔn)函數(shù)信號(hào)，并可以產(chǎn)生任意波形的儀器。函數(shù)/任意波形發(fā)生器的選型需要考慮幾個(gè)重要的參數(shù)，包括
2022-01-12 18:26:442578 脈沖發(fā)生器： 顧名思義，脈沖發(fā)生器是一種產(chǎn)生脈沖的信號(hào)發(fā)生器。這些信號(hào)發(fā)生器通常采用邏輯脈沖發(fā)生器的形式，可以產(chǎn)生具有可變延遲的脈沖，有些甚至提供可變上升和下降時(shí)間。
2022-08-02 15:48:423762 本設(shè)計(jì)以FPGA為控制核心，采用直接數(shù)字頻率合成（DDS）設(shè)計(jì)了一款信號(hào)可調(diào)的信號(hào)發(fā)生器，采用的FPGA是Altera公司研發(fā)的的Cyclnoe II系列，所選用的型號(hào)是EP4C6F17C8，外圍
2022-12-22 11:08:055 在日常實(shí)驗(yàn)中信號(hào)發(fā)生器經(jīng)常和功率放大器一起搭配使用，很多人都知道信號(hào)源，也就是信號(hào)發(fā)生器，但是對(duì)信號(hào)發(fā)生器的作用和組成都不太了解。安泰電子為大家?guī)?lái)信號(hào)發(fā)生器的科普常識(shí)，希望大家對(duì)信號(hào)發(fā)生器能夠
2023-02-17 10:55:285 ?基于運(yùn)用EDA技術(shù)，以FPGA器件為，用Verilog HDL硬件描述語(yǔ)言來(lái)設(shè)計(jì)各個(gè)功能模塊，采用DDS直接數(shù)字頻率合成技術(shù)設(shè)計(jì)信號(hào)發(fā)生器，通過(guò)CPU控制每個(gè)采樣點(diǎn)的輸出間隔來(lái)控制輸出波形的頻率
2023-04-14 15:15:02672 信號(hào)發(fā)生器的占空比是什么 信號(hào)發(fā)生器占空比怎么設(shè)置? 信號(hào)發(fā)生器的占空比是指方波波形中高電平和低電平的時(shí)間比例。它是描述信號(hào)發(fā)生器輸出方波的高低電平持續(xù)時(shí)間的一個(gè)重要參數(shù)。在數(shù)字電子技術(shù)和通信系統(tǒng)
2023-12-21 14:02:26996 正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論