?超聲陣列波束形成系統(tǒng)模型及原理 - 基于FPGA圓陣超聲自適應波束形成的設計

　　2 超聲陣列波束形成系統(tǒng)模型及原理

　　2.1 系統(tǒng)架構及原理

　　自適應波束形成又稱自適應空域濾波，他是通過對各陣元加權進行空域濾波，來達到增強有用信號、抑制干擾的目的，而且他可以根據信號環(huán)境的變化，來改變各陣元的加權因子。在理想的條件下，自適應波束形成技術可以有效地抑制干擾而保留期望（有用）信號，從而使陣列的輸出信號干擾噪聲比（SINR）達到最大。自適應過程的實現可以采用任何一種適用于橫向結構濾波器的自適應迭代算法，比如Wiener濾波器，或者最小均方（LMS）算法。本設計采用最小均方（LMS）算法，系統(tǒng)結構原理如圖1所示。

　　基于FIR自適應波束形成系統(tǒng)過程如下：一方面，輸入信號與表示在n時刻的值可調節(jié)權系數ω1（n），ω2（n），…，ωm（n）相乘后相加得到輸出；另一方面，將輸出信號與期望信號進行對比，所得的誤差值通過一定的DLMS自適應控制算法再用來調整權值，以保證空間濾波器處在最佳狀態(tài)，實現濾波的目的。

　　在延時LMS算法（the Delayed LMS Algoritms，DLMS）中，將系數更新延遲幾個采樣周期，只要延遲小于系統(tǒng)階數，也就是濾波器長度，則誤差梯度▽［n］=e［n］x［n］，也就是▽［n］≈▽［n-D］，但對于由FPGA實現的乘法器和系數更新需要額外的流水線級，如果引入一個延遲因子D，μ為步長因子，LMS算法就變成：
?

　　2.2 系統(tǒng)FPGA軟件模塊設計

　　根據數字自適應波束形成的原理和數學模型，本文設計的基于FPGA數字波束形成系統(tǒng)結構如圖2所示。8路輸入信號x（n）經過前端信號處理，A／D轉換后，在總控模塊的控制下進入輸入數據存儲模塊雙口RAM，自適應波束形成的具體實現步驟如下：

　　第一步：由式（1）得，實際輸入的x（n）和調整后的權值w（n）各分量相乘之后累加得到輸出y（n）；

　　第二步：由式（2）得，實際輸出的y（n）與期望d（n）相減得到調整誤差e（n）；

　　第三步：由式（3）得，延時后的調整誤差P（n）跟步長的2倍相乘，再和延時的輸入x（n-D）相乘得到的積與延時的權值相加，得到新的權值向量。

　　第四步：新的權值向量再與新的輸入向量循環(huán)進行第一到第三步實現自適應。

　　由此，我們可以將系統(tǒng)分為五大模塊：主控模塊：主要產生時鐘信號，給各模塊提供時序信號觸發(fā)各模塊的啟動和初始化；雙口存儲模塊（包括輸入數據存儲模塊、權值存儲模塊、誤差信號存儲模塊等）：存儲各功能模塊所需的數據和參數；自適應權值計算模塊，誤差計算模塊：這兩個模塊可以合在一起，用于系數更新的白適應算法；空間濾波器乘加模塊：完成濾波運算，得到輸出結果。

　　控制模塊是整個系統(tǒng)完成功能的控制部件，主要協調各功能模塊順利實現功能，由系統(tǒng)時鐘產生時鐘脈沖，設計中用分頻和有限狀態(tài)機描述來產生存儲器讀寫信號、濾波運算所用到的控制時鐘和復數運算。

　　輸入信號和權值是8位的復數數據，通過控制模塊選擇乘法操作的操作數，兩個復數信號相乘的4種組合00，11，01，10可以完成實部和虛部之間4個乘法運算，四種情況控制模塊輸出的控制信號分別為ST0，ST1，ST2，ST3。

　　其中，clk_regbt用來控制乘法器完成乘法，counterbt用來控制乘數的位選，clk_reg用來控制運算新數的進入、上次計算的完畢和結果的輸出。

　　2.2.2 存儲模塊

　　存儲模塊采用8位和16位雙口RAM（如圖3所示）作為信號數據和權值數據的存入和讀取存儲器，分別用來存放輸入信號x、權值ω和誤差e，分別由控制信號clkregbt，clk_regw和clk_rege來控制信號的寫入和讀出。其中x_ram用來存放輸入信號；w_ram存放權值，其輸入為系數更新模塊的輸出，輸出為更新后的權值。

　　2.2.3 自適應處理及復數乘加器模塊

　　數字波束形成器是通過加權因子對空間不同陣元接收信號的加權求和而成的。由于加權因子相當于濾波器系數，而輸入的信號為空間位置不同的陣元的接收信號。所以可將數字波束形成器等同于一個空域濾波器來實現。