前邊寫(xiě)了很多關(guān)于板上外圍器件的評(píng)測(cè)文章，這篇是FPGA純邏輯設(shè)計(jì)，是FPGA的另一部分——算法實(shí)現(xiàn)，上篇文章做了HDC1000傳感器的使用，當(dāng)時(shí)說(shuō)FPGA是不支持小數(shù)的，本篇記述的是FPGA如何去做
2020-06-17 10:17:27
6533 
LUT中文名字叫查找表。以7系列的FPGA為例，每一個(gè)Slice里面有四個(gè)LUT。FPGA就是通過(guò)LUT實(shí)現(xiàn)大量的組合邏輯，以及SLICEM里面的LUT還可以構(gòu)成RAM,Shift Register，以及Multiplexers。這篇文章我們一起來(lái)學(xué)習(xí)LUT如何構(gòu)成組合邏輯。
2023-03-13 10:28:062053 FPGA實(shí)現(xiàn)邏輯函數(shù)用的什么電路結(jié)構(gòu)？
2017-01-01 21:49:23
采集數(shù)據(jù)中的量化噪聲,在進(jìn)行數(shù)據(jù)壓縮前采用濾波的預(yù)處理技術(shù)。介紹LZW算法和滑動(dòng)濾波算法的基本理論,詳細(xì)闡述用單片FPGA實(shí)現(xiàn)兩種算法的方法。最終測(cè)試結(jié)果表明,該設(shè)計(jì)方案能夠有效濾除數(shù)據(jù)中的高頻噪聲
2010-04-24 09:05:21
本帖最后由 發(fā)燒友LV 于 2014-12-29 20:13 編輯
在FPGA中實(shí)現(xiàn)PID算法，面臨著小數(shù)的計(jì)算，請(qǐng)問(wèn)大家一般是怎么處理的？
2014-12-03 21:59:29
這幾個(gè)論文是FLOWMAP和DAG-MAP算法，用來(lái)對(duì)組合邏輯進(jìn)行fpga分割的，看完終于知道ISE或者quartus怎么對(duì)組合邏輯分割到4或者6輸入ＬＵＴ中了，以后繼續(xù)研究布局布線(xiàn)的算法。
2015-01-15 16:30:44
FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)，DSP算法是很多工程師在設(shè)計(jì)過(guò)程中都會(huì)遇到的問(wèn)題，本文將從FPGA設(shè)計(jì)的角度來(lái)講解浮點(diǎn)DSP算法的實(shí)現(xiàn)。FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)是賽靈思工程師最新力作，資料不可多得，大家珍惜啊1FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)[hide][/hide]
2012-03-01 15:23:56
fpga通過(guò)什么實(shí)現(xiàn)邏輯功能，以超級(jí)馬里奧為例子講述FPGA有些制作。1、FPGA游戲目標(biāo)沒(méi)有CPU，單純用 FPGA 的verilog硬件語(yǔ)言來(lái)實(shí)現(xiàn)一個(gè)游戲，而這個(gè)游戲還得符合老師要求，由于沒(méi)有
2021-07-22 07:07:25
邏輯電路的糾錯(cuò)技術(shù)是如何實(shí)現(xiàn)的？糾錯(cuò)技術(shù)在邏輯電路中有什么作用？
2021-06-18 09:50:31
在信號(hào)處理中,FFT占有很重要的位置,其運(yùn)算時(shí)間影響整個(gè)系統(tǒng)的性能。傳統(tǒng)的實(shí)現(xiàn)方法速度很慢,難以滿(mǎn)足信號(hào)處理的實(shí)時(shí)性要求。針對(duì)這個(gè)問(wèn)題,本文研究了基于FPGA芯片的FFT算法,把FFT算法對(duì)實(shí)時(shí)性
2010-05-28 13:38:38
為什么FPGA可以用來(lái)實(shí)現(xiàn)組合邏輯電路和時(shí)序邏輯電路呢？
2023-04-23 11:53:26
本帖最后由 eehome 于 2013-1-5 10:06 編輯
從算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn)（夏宇聞）.pdfPCB打樣找華強(qiáng) http://www.hqpcb.com 樣板2天出貨
2012-11-10 16:51:04
從算法設(shè)計(jì)到硬線(xiàn)邏輯的實(shí)現(xiàn)
2018-01-24 10:57:24
件和邏輯電路中，導(dǎo)致存儲(chǔ)器單元的內(nèi)容發(fā)生翻轉(zhuǎn)(1變?yōu)?或0變?yōu)?)。這種錯(cuò)誤若不及時(shí)進(jìn)行糾正，將會(huì)影響計(jì)算機(jī)系統(tǒng)的運(yùn)行和關(guān)鍵數(shù)據(jù)的正確性，造成程序運(yùn)行不穩(wěn)定和設(shè)備狀態(tài)改變。利用糾錯(cuò)編碼進(jìn)行檢糾錯(cuò)電路設(shè)計(jì)
2019-07-05 08:27:52
傳統(tǒng)的電機(jī)控制算法中svpwm均放在DSP中實(shí)現(xiàn)，如DSP 28335的ePWM模塊完成PWM發(fā)波。但是，DSP串行執(zhí)行的特點(diǎn)，在一些高性能控制場(chǎng)合或特殊應(yīng)用領(lǐng)域，限制了算法性能的提升。FPGA作為
2021-09-13 09:23:22
本帖最后由 gk320830 于 2015-3-8 21:23 編輯
開(kāi)始科創(chuàng)，老師給了我們一個(gè)題基于FPGA的FFT算法硬件實(shí)現(xiàn)。但是什么都不會(huì)，想找些論文看看，求相關(guān)的論文
2012-05-24 22:14:40
：《科技資訊》 (科技資訊)年 卷 期：2017年 第24期摘 要：文章概述了一種廣泛應(yīng)用于VOIP(VoiceOverIP)技術(shù)的回聲消除算法,并基于該算法在大規(guī)模邏輯器件FPGA上實(shí)現(xiàn)應(yīng)用。通過(guò)仿真
2018-05-08 10:23:36
基于FPGA的模糊PID控制算法的研究及實(shí)現(xiàn)
2013-03-18 14:25:05
本文將介紹的系統(tǒng)采用相檢寬帶測(cè)頻技術(shù)，不僅實(shí)現(xiàn)了對(duì)被測(cè)信號(hào)的同步，也實(shí)現(xiàn)了對(duì)標(biāo)頻信號(hào)的同步，大大消除了一般測(cè)頻系統(tǒng)中的±1個(gè)字的計(jì)數(shù)誤差，并且結(jié)合了現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA），具有集成度高、高速和高可靠性的特點(diǎn)，使頻率的測(cè)量范圍可達(dá)到1Hz～2.4GHz，測(cè)頻精度在 1s閘門(mén)下達(dá)到10-11數(shù)量級(jí)。
2021-04-13 06:47:13
`大家好，給大家介紹一下，這是基于FPGA的膚色識(shí)別算法實(shí)現(xiàn)。我們今天這篇文章有兩個(gè)內(nèi)容一是實(shí)現(xiàn)基于FPGA的彩色圖片轉(zhuǎn)灰度實(shí)現(xiàn)，然后在這個(gè)基礎(chǔ)上實(shí)現(xiàn)基于FPGA的膚色檢測(cè)算法實(shí)現(xiàn)。將彩色圖像轉(zhuǎn)化
2017-10-28 08:48:57
、資料以及更多FPGA的學(xué)習(xí)資料哦！ 圖像處理系列文章第一篇：基于FPGA的靜態(tài)圖片顯示第二篇：基于FPGA彩色圖像轉(zhuǎn)灰度算法實(shí)現(xiàn)第三篇：基于FPGA的Uart發(fā)送圖像數(shù)據(jù)到VGA顯示第四篇
2017-09-22 13:20:55
如何利用FPGA設(shè)計(jì)實(shí)現(xiàn)GNSS信號(hào)的頻域快速捕獲算法？
2021-05-20 06:40:09
前言FPGA 可以實(shí)現(xiàn)高速硬件電路，如各種時(shí)鐘，PWM，高速接口，DSP計(jì)算等硬件功能。這是Cortex-M 處理器軟件無(wú)法比擬的。要實(shí)現(xiàn)FPGA 的邏輯設(shè)計(jì)，對(duì)于嵌入式系統(tǒng)工程師又是比較復(fù)雜和具有
2021-12-21 06:13:49
請(qǐng)問(wèn)一下如何用FPGA實(shí)現(xiàn)FFT算法？
2021-04-08 06:06:26
在IPSec協(xié)議中認(rèn)證使用SHA-1和MD5單向散列函數(shù)算法實(shí)現(xiàn)，通過(guò)使用FPGA高速實(shí)現(xiàn)SHA-1消息認(rèn)證算法。
2021-04-13 06:02:01
應(yīng)用于LTE-OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)在OFDM系統(tǒng)中，為了獲得正確無(wú)誤的數(shù)據(jù)傳輸，要采用差錯(cuò)控制編碼技術(shù)。LTE中采用Viterbi和Turbo加速器來(lái)實(shí)現(xiàn)前向糾錯(cuò)。提出
2009-09-19 09:41:24
BCH碼是目前最為常用的糾錯(cuò)碼之一，我國(guó)的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯(cuò)編碼的外碼。針對(duì)該BCH碼的特點(diǎn)，采用BM譯碼算法，設(shè)計(jì)了一種實(shí)時(shí)譯碼器。與其它設(shè)計(jì)方案
2021-05-25 07:04:32
請(qǐng)問(wèn)怎么利用FPGA實(shí)現(xiàn)模式可變的衛(wèi)星數(shù)據(jù)存儲(chǔ)器糾錯(cuò)系統(tǒng)？
2021-04-13 06:10:54
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2019-08-19 06:15:33
本帖最后由 daworencai 于 2016-1-21 14:46 編輯
崗位職責(zé)：1.負(fù)責(zé)部門(mén)存儲(chǔ)系列產(chǎn)品的邏輯設(shè)計(jì)開(kāi)發(fā)工作；2.負(fù)責(zé)存儲(chǔ)系列產(chǎn)品的BCH算法優(yōu)化、高速存儲(chǔ)技術(shù)實(shí)現(xiàn)等；負(fù)責(zé)
2016-01-21 14:42:39
接口和總線(xiàn)管理。實(shí)現(xiàn)真正的模塊化設(shè)計(jì)。本文用一個(gè)具體的FPGA設(shè)計(jì)例子來(lái)展現(xiàn)NoC在FPGA內(nèi)部邏輯互連中發(fā)揮的重要作用。本設(shè)計(jì)主要是實(shí)現(xiàn)三重?cái)?shù)據(jù)加密解密算法（3DES）。該算法是DES加密算法的一種
2020-05-12 08:00:00
求助大神，在FPGA上實(shí)現(xiàn)retinex算法 。。。
2013-05-08 23:29:41
用FPGA硬件實(shí)現(xiàn)。 現(xiàn)在我沒(méi)有FPGA硬件實(shí)現(xiàn)的經(jīng)驗(yàn)，不知道如何用FPGA硬件實(shí)現(xiàn)小波算法。 懇請(qǐng)賜教！謝謝！
2012-11-20 21:35:16
謝謝各位。。各位大神。。用fpga實(shí)現(xiàn)FFT算法，最好是verilog hdl的。。或者推薦一些好書(shū)。。
2013-05-06 00:24:19
怎樣去設(shè)計(jì)一種檢糾錯(cuò)邏輯電路？怎樣對(duì)檢糾錯(cuò)邏輯電路進(jìn)行仿真？
2021-05-06 08:12:58
就已經(jīng)出現(xiàn)，隨著FPGA芯片價(jià)格的不斷降低，其在工業(yè)領(lǐng)域的應(yīng)用正在飛速發(fā)展，采用FPGA來(lái)實(shí)現(xiàn)SVPWM調(diào)制算法也將層出不窮2. 系統(tǒng)任務(wù)分析及實(shí)現(xiàn)SVPWM調(diào)制算法相對(duì)比較復(fù)雜，在完成系統(tǒng)控制任務(wù)
2022-01-20 09:34:26
一種基于FPGA技術(shù)的虛擬邏輯分析儀的研究與實(shí)現(xiàn):邏輯分析儀的現(xiàn)狀" 發(fā)展趨勢(shì)及研制虛擬邏輯分析儀的必要性, 論述了基于FPGA技術(shù)的虛擬邏輯分析儀的設(shè)計(jì)方案及具體實(shí)現(xiàn)方法,介紹
2008-11-27 13:13:04
29 基于漢明碼（Hamning Code）編碼方式實(shí)現(xiàn)串行通信中的自動(dòng)檢糾錯(cuò)功能。重點(diǎn)分析漢明碼編碼方式和糾錯(cuò)方式，并介紹實(shí)現(xiàn)算法。在算法中，將位操作轉(zhuǎn)化為對(duì)字節(jié)操作，從而可以直
2009-05-16 14:09:0727 經(jīng)典FPGA算法教材:UMeyer-Baese - Digital Signal Processing with FPGA - Springer
此書(shū)是關(guān)于各種DSP的FPGA實(shí)現(xiàn)的書(shū)包括DSP算法原理算法優(yōu)化以及FPGA的硬件實(shí)現(xiàn)包括完整的VHDLVerilog HDL代碼
2009-06-08 18:15:59655 小波盲源分離算法的仿真及FPGA實(shí)現(xiàn):提出了一種基于小波變換的盲源分離方法，在理論分析和仿真結(jié)果的基礎(chǔ)上，給出了FPGA 的實(shí)現(xiàn)方案。針對(duì)傳統(tǒng)盲分離算法對(duì)源信號(hào)統(tǒng)計(jì)特征敏
2009-06-21 22:44:0921 提出用FPGA 來(lái)實(shí)現(xiàn)指紋識(shí)別算法, 代替了PC 機(jī)、通用MCU 或者DSP。算法由硬件來(lái)實(shí)現(xiàn), 提高了運(yùn)算速度。同時(shí)具體說(shuō)明了指紋識(shí)別系統(tǒng)的基本原理、系統(tǒng)總體結(jié)構(gòu)、FPGA 模塊劃分, 以及指
2009-07-22 15:17:270 數(shù)字系統(tǒng)的基本算法與邏輯電路實(shí)現(xiàn):本章主要介紹數(shù)字系統(tǒng)的基本算法設(shè)計(jì)及對(duì)應(yīng)的邏輯電路的實(shí)現(xiàn)方法。算法設(shè)計(jì)中主要考慮的因素1.邏輯指標(biāo)這是數(shù)字系統(tǒng)最重要、
2009-09-01 09:04:090 介紹AES 算法的原理以及基于FPGA 的高速實(shí)現(xiàn)。結(jié)合算法和FPGA 的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算、列混合運(yùn)算。同時(shí),為了提高系統(tǒng)工作速度,在設(shè)計(jì)中應(yīng)用了內(nèi)外結(jié)合
2010-01-25 14:26:5129 摘要：分析了在空間環(huán)境下影響RAM可靠性的主要因素及主要故障模式，介紹了利用FPGA實(shí)現(xiàn)RAM檢錯(cuò)糾錯(cuò)電路的方法，給出了仿真結(jié)果，并將此方法同用中小規(guī)模集成電路實(shí)現(xiàn)RAMEDAC的方
2010-05-10 09:42:2315 介紹AES算法的原理以及基于FPGA的高速實(shí)現(xiàn)。結(jié)合算法和FPGA的特點(diǎn),采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算、列混合運(yùn)算。同時(shí),為了提高系統(tǒng)工作速度,在設(shè)計(jì)中應(yīng)用了內(nèi)外結(jié)合的流水線(xiàn)
2010-07-17 18:09:4344 介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來(lái)實(shí)現(xiàn).通過(guò)分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
2010-11-09 16:42:4825
橫向LMS算法是實(shí)現(xiàn)自適應(yīng)數(shù)字波束形成的基本方法之一。提出了一種用Matab/Simulink中DSP Builder模塊庫(kù)設(shè)計(jì)算法模型，然后應(yīng)用FPGA設(shè)計(jì)軟件Modelsim 、QuartusII分析自適應(yīng)濾波
2010-12-07 14:03:3823 提出一種基于DCT域的數(shù)字水印算法，并用FPGA硬件實(shí)現(xiàn)其中關(guān)鍵部分DCT變換。采用VHDL語(yǔ)言有效設(shè)計(jì)和實(shí)現(xiàn)DCT變換，分析與仿真結(jié)果表明：與軟件實(shí)現(xiàn)相比，用FPGA實(shí)現(xiàn)水印算法具有高
2010-12-28 10:22:1420 用FPGA實(shí)現(xiàn)FFT算法
引言 DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重
2008-10-30 13:39:201426 
基于FPGA的空間存儲(chǔ)器糾錯(cuò)系統(tǒng)的設(shè)計(jì)研究
1、引言
阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實(shí)驗(yàn)室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個(gè)國(guó)家和
2009-12-18 10:10:07430 基于FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC技術(shù)
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)
2010-05-25 09:39:101309 
介紹了一種適于TUD 系統(tǒng)的SHA256算法和HMAC算法! 給出了在FPGA上實(shí)現(xiàn)SHA256算法和HMAC 算法的一種電路設(shè)計(jì)方案!并對(duì)算法的硬件實(shí)現(xiàn)部分進(jìn)行了優(yōu)化設(shè)計(jì)! 給出了FPGA的實(shí)現(xiàn)結(jié)果
2011-05-16 16:50:45141 在現(xiàn)代邏輯設(shè)計(jì)中，FPGA占有重要的地位，不僅因?yàn)榫哂袕?qiáng)大的邏輯功能和高速的處理速度，同時(shí)因?yàn)槠鋬?nèi)部嵌有大量的可配置的塊RAM，使其得到了廣泛地應(yīng)用，例如FFT算法的實(shí)現(xiàn)等。
2011-09-27 17:07:1254 本文提出了一種用FPGA實(shí)現(xiàn)糾錯(cuò)編碼的設(shè)計(jì)思想，并以Altera MAX+PluslI為硬件開(kāi)發(fā)平臺(tái)。利用FPGA編程的特點(diǎn)，用軟件編程方法，很好的解決了糾錯(cuò)編碼中存在的碼速變換和實(shí)時(shí)性問(wèn)題，實(shí)現(xiàn)
2011-11-10 17:10:5961 基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受
2012-02-08 11:19:1432 MIDI合成算法及其FPGA實(shí)現(xiàn).
2012-04-16 13:57:3844 電子發(fā)燒友網(wǎng)站提供《夏宇聞著作：從算法設(shè)計(jì)到硬線(xiàn)邏輯的實(shí)現(xiàn).txt》資料免費(fèi)下載
2015-09-15 17:36:170 基于FPGA的SM3算法優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)的論文
2015-10-29 17:16:514 ECT圖像重建算法的FPGA實(shí)現(xiàn)
ECT圖像重建算法的FPGA實(shí)現(xiàn)
2015-11-19 14:59:411 從算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn)
有需要的朋友下來(lái)看看
2015-12-29 16:47:546 基于FPGA的JPEG解碼算法的研究與實(shí)現(xiàn)，很好的資料，快來(lái)學(xué)習(xí)吧
2016-02-18 13:53:550 基于FPGA的模糊PID控制算法的研究及實(shí)現(xiàn)-2009。
2016-04-05 10:39:2920 基于FPGA的三相SVPWM調(diào)制算法的實(shí)現(xiàn)。
2016-04-18 09:47:4923 RC4加密算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)，下來(lái)看看。
2016-05-10 11:24:3327 從算法設(shè)計(jì)到硬線(xiàn)邏輯的實(shí)現(xiàn)，有需要的下來(lái)看看。
2016-05-10 11:24:3331 利用FPGA的IP核設(shè)計(jì)和實(shí)現(xiàn)FFT算法
2016-05-24 14:14:4736 Xilinx FPGA工程例子源碼：在FPGA上實(shí)現(xiàn)CRC算法的程序
2016-06-07 15:07:4528 從算法設(shè)計(jì)到硬線(xiàn)邏輯的實(shí)現(xiàn)，感興趣的小伙伴們可以看看。
2016-07-26 10:43:0627 基于FPGA的JPEG解碼算法的研究與實(shí)現(xiàn)
2016-08-29 16:05:0111 實(shí)時(shí)圖像增強(qiáng)算法改進(jìn)及FPGA實(shí)現(xiàn)，下來(lái)看看
2016-09-17 07:28:2414 三操作數(shù)的前導(dǎo)1預(yù)測(cè)算法糾錯(cuò)編碼模塊的設(shè)計(jì)與實(shí)現(xiàn)_王京京
2017-01-03 18:00:370 新的自調(diào)整多叉樹(shù)RFID防碰撞算法的FPGA實(shí)現(xiàn)_任少杰
2017-01-08 15:15:592 LMS自適應(yīng)算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)_陳亮
2017-03-19 11:27:345 算法進(jìn)行深入研究，面向Xilinx K7 410T FPGA 芯片設(shè)計(jì)SHA-1算法實(shí)現(xiàn)結(jié)構(gòu)，完成SHA-1算法編程，進(jìn)行測(cè)試和后續(xù)應(yīng)用。該算法在FPGA 上實(shí)現(xiàn)，可以實(shí)現(xiàn)3.2G bit/s的吞吐
2017-10-30 16:25:544 數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2018-04-26 11:53:001121 
碼的最低有效位（ LSB）信息隱藏算法與基于糾錯(cuò)碼的灰度位信息隱藏算法。前者將秘密信息進(jìn)行編碼并以L(fǎng)SB的形式進(jìn)行嵌入，能夠在低密度噪聲的情況下實(shí)現(xiàn)較高的健壯性；后者利用圖像像素灰度值的結(jié)構(gòu)特點(diǎn)，以Hamming碼的形式對(duì)每一個(gè)已
2018-01-07 10:12:470 本文是基于FPGA實(shí)現(xiàn)Cordic算法的設(shè)計(jì)與驗(yàn)證，使用Verilog HDL設(shè)計(jì)，初步可實(shí)現(xiàn)正弦、余弦、反正切函數(shù)的實(shí)現(xiàn)。將復(fù)雜的運(yùn)算轉(zhuǎn)化成FPGA擅長(zhǎng)的加減法和乘法，而乘法運(yùn)算可以用移位運(yùn)算代替
2018-07-03 10:18:002349 
糾錯(cuò)編碼算法是傳輸過(guò)程中發(fā)生錯(cuò)誤后能在接收端自行發(fā)現(xiàn)并糾正的碼。
2019-01-11 10:45:193413 
框架結(jié)構(gòu)，提出了一種高度并行、緊湊流水線(xiàn)的FPGA實(shí)現(xiàn)方案．用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)了編碼，在QuARTuSⅡ集成開(kāi)發(fā)環(huán)境下，進(jìn)行了仿真驗(yàn)證，并寫(xiě)入FPGA芯片，實(shí)現(xiàn)了“十字”形運(yùn)動(dòng)估計(jì)算法．經(jīng)測(cè)試表明：該設(shè)計(jì)方案搜索高效、邏輯簡(jiǎn)潔，對(duì)比全搜索法占用硬件資源較小
2021-02-03 14:46:0012 在選取較優(yōu)化的指紋識(shí)別預(yù)處理算法的基礎(chǔ)上，根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現(xiàn)算法的基本器件。由于用FPGA實(shí)現(xiàn)復(fù)雜算法較傳統(tǒng)器件從思考角度和實(shí)現(xiàn)方向上都有很大區(qū)別，所以本次設(shè)計(jì)從新的方向來(lái)完成傳統(tǒng)的指紋處理的設(shè)計(jì)。實(shí)際結(jié)果表明FPGA基本達(dá)到了設(shè)計(jì)的最初要求。
2021-02-03 15:53:0011 ，給出了硬件整體構(gòu)架以及算法邏輯，并針對(duì)FPGA速度與面積優(yōu)化的問(wèn)題，完成了控制邏輯的流水線(xiàn)設(shè)計(jì)。最后采用Verilog HDL對(duì)設(shè)計(jì)進(jìn)行了描述，利用Ncverilog對(duì)模塊進(jìn)行了仿真，給出了基于Synplify Pro 8．2．1的實(shí)現(xiàn)方案。結(jié)果表明，該設(shè)計(jì)較好地實(shí)
2021-02-05 17:00:0222 為了調(diào)整圖像數(shù)據(jù)灰度，介紹了一種圖像灰度級(jí)拉伸算法的FPGA實(shí)現(xiàn)方法，并針對(duì)FPGA的特點(diǎn)對(duì)算法的實(shí)現(xiàn)方法進(jìn)行了研究，從而解決了其在導(dǎo)引系統(tǒng)應(yīng)用中的實(shí)時(shí)性問(wèn)題。仿真驗(yàn)證結(jié)果表明：基于FPGA的圖像拉伸算法具有運(yùn)算速度快，可靠性高，功耗低等特點(diǎn)，非常適合成像系統(tǒng)使用.
2021-04-01 14:14:4910 為了調(diào)整圖像數(shù)據(jù)灰度，介紹了一種圖像灰度級(jí)拉伸算法的FPGA實(shí)現(xiàn)方法，并針對(duì)FPGA的特點(diǎn)對(duì)算法的實(shí)現(xiàn)方法進(jìn)行了研究，從而解決了其在導(dǎo)引系統(tǒng)應(yīng)用中的實(shí)時(shí)性問(wèn)題。仿真驗(yàn)證結(jié)果表明：基于FPGA的圖像拉伸算法具有運(yùn)算速度快，可靠性高，功耗低等特點(diǎn)，非常適合成像系統(tǒng)使用.
2021-04-01 14:14:491 糾錯(cuò)編碼原理及MATLAB實(shí)現(xiàn)說(shuō)明。
2021-04-07 09:14:3716 基于FPGA的定點(diǎn)LMS算法的實(shí)現(xiàn)講解。
2021-04-28 11:17:2510 基于FPGA的自適應(yīng)LMS算法的實(shí)現(xiàn)資料免費(fèi)下載。
2021-05-28 10:52:0917 摘要：在對(duì)FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
2022-04-12 19:28:254515 FPGA算法是指在FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）上實(shí)現(xiàn)的算法。FPGA是一種可重構(gòu)的硬件設(shè)備，可以通過(guò)配置和編程實(shí)現(xiàn)各種不同的功能和算法，而不需要進(jìn)行硬件電路的修改。
FPGA算法可以包括
2023-08-16 14:31:231604 
在FPGA的設(shè)計(jì)中，尤其是在通信領(lǐng)域，經(jīng)常會(huì)遇到hash算法的實(shí)現(xiàn)。hash算法在FPGA的設(shè)計(jì)中，它主要包括2個(gè)部分，第一個(gè)就是如何選擇一個(gè)好的hash函數(shù)，減少碰撞；第二個(gè)就是如何管理hash表。本文不討論hash算法本身，僅說(shuō)明hash表的管理。
2023-09-07 17:01:32471 
任務(wù)是將邏輯元件與連接線(xiàn)路進(jìn)行合理的布局和布線(xiàn)，以實(shí)現(xiàn)性能優(yōu)化和電路連接的可靠性。然而，FPGA布局布線(xiàn)的過(guò)程通常是一項(xiàng)繁瑣且耗時(shí)的任務(wù)，因此加速布局布線(xiàn)算法的研究具有重要意義。本文將詳盡探討FPGA布局布線(xiàn)算法加速的方法與技術(shù)，分析其理論基礎(chǔ)和實(shí)踐應(yīng)用。 FPGA布局布
2023-12-20 09:55:13200 邏輯量子比特（Logical Qubit）由多個(gè)物理量子比特組成，可作為量子計(jì)算系統(tǒng)的基本計(jì)算單元，因其具有較強(qiáng)的糾錯(cuò)性能而備受關(guān)注。
2023-12-21 18:24:26332 
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論