電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>用FPGA+DSP實現(xiàn)HDLC(高級數(shù)據(jù)鏈路控制)功能

用FPGA+DSP實現(xiàn)HDLC(高級數(shù)據(jù)鏈路控制)功能

收藏0

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴

評論

请按住滑块,拖动到最右边
了解新功能

查看更多

相關(guān)推薦

FPGA+DSP 在空中背景下運動目標實時跟蹤系統(tǒng)中的應(yīng)用

本帖最后由 mr.pengyongche 于 2013-4-30 02:57 編輯 FPGA+DSP 在空中背景下運動目標實時跟蹤系統(tǒng)中的應(yīng)用  摘要:針對電視跟蹤系統(tǒng)對飛行目標的檢測與跟蹤受到速度瓶頸
2012-12-28 11:19:07

FPGA+DSP;FPGA+ARM硬件設(shè)計

本人剛?cè)腴TFPGA,不知道如何實現(xiàn)FPGA+DSP,FPGA+ARM接口設(shè)計,網(wǎng)上查詢有的說FPGA+DSP可以通過EMIF,IP核實現(xiàn),FPGA+ARM可以通過SPI,有沒有具體硬件參考的?
2016-08-27 11:30:26

FPGA+DSP導(dǎo)引頭信號處理中的FPGA技術(shù)該怎么實現(xiàn)?

,生命周期縮短。實現(xiàn)功能強、性能指標高、抗干擾能力強、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號處理器已經(jīng)勢在必行。過去單一采用DSP處理器搭建信號處理器已經(jīng)不能滿足要求
2019-08-30 06:31:29

FPGADSP之間的實時數(shù)據(jù)通信

TigerSHARC系列DSP芯片與外部進行數(shù)據(jù)通信主要有兩種方式:總線方式和路口方式。路口方式更適合于FPGADSP之間的實時通信。隨著實時信號處理運算量的日益增加,多DSP并行處理的方式被
2019-06-21 05:00:07

FPGADSP的區(qū)別

發(fā)揮更大的功能應(yīng)用。除此之外,FPGA實現(xiàn)ASIC的前期的設(shè)計驗證,FPGA實現(xiàn)DSP功能,實現(xiàn)CPU的功能,MCU的功能,內(nèi)存控制器,用于工業(yè)的PWM,SVPWM,Clarke,Park的正
2019-05-07 01:28:40

FPGADSP的高速通信接口設(shè)計與實現(xiàn)

和比較,并給出了FPGA與這兩種DSP芯片進行路口通倍的具體方法。在FPGA內(nèi)部實現(xiàn)DSP路口的設(shè)計,同時給出了DSP進行路口通信的具體設(shè)置方法。由于實時處理中數(shù)據(jù)的重發(fā)會嚴重影響處理的實時性
2019-06-19 05:00:08

FPGADSP的高速通信接口設(shè)計與實現(xiàn)

和比較,并給出了FPGA與這兩種DSP芯片進行路口通倍的具體方法。在FPGA內(nèi)部實現(xiàn)DSP路口的設(shè)計,同時給出了DSP進行路口通信的具體設(shè)置方法。由于實時處理中數(shù)據(jù)的重發(fā)會嚴重影響處理的實時性,故
2018-12-04 10:39:29

FPGADSP高速通信接口設(shè)計方案

DSP路口先傳輸32位數(shù)據(jù)中的低8位。   ?。?) 控制部分:由令牌轉(zhuǎn)換模塊和控制模塊組成,是整個設(shè)計的核心部分,完成對各部分的控制和與FPGA內(nèi)部進行通信(通過CTL一組信號)。TS101的路口
2019-06-21 05:00:04

FPGA應(yīng)用案例:實現(xiàn) DSP 到 SDRAM 的數(shù)據(jù)存取

現(xiàn)場電路設(shè)計中。本文 FPGA 作為接口芯片,提供控制信號和定時信號,來實現(xiàn) DSP 到 SDRAM 的數(shù)據(jù)存取。1 、SDRAM 介紹本文采用的 SDRAM 為 TMS626812A,圖 1 為其
2020-04-23 08:00:00

HDLCDSPFPGA實現(xiàn)

高級數(shù)據(jù)鏈控制HDLC廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域,是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實施HDLC的一般方法通常是采用ASIC器件或軟件編程等。HDLC的ASIC芯片使用簡易,功能針對性強,性能可靠
2011-03-17 10:23:56

dsp通過upp接收數(shù)據(jù)時出現(xiàn)問題的解決辦法?

最近在調(diào)試FPGA+DSP c6748,upp來進行數(shù)據(jù)交換,現(xiàn)在遇到一個問題,想請教一下大家,dsp通過upp發(fā)送數(shù)據(jù)FPGA,能正常發(fā)送,但是在dsp通過upp接收數(shù)據(jù)時遇到了一些問題
2020-05-22 09:52:19

fpga+dsp 4ad采集系統(tǒng),you嘗,rapidio pcie ddr3 各種高速外圍接口 代碼有償。qq2715957785

fpga+dsp 4ad采集系統(tǒng),you嘗,rapidio pcieddr3 各種高速外圍接口 代碼有償。qq2715957785
2018-02-24 08:34:21

正在加载...