飛思卡爾半導(dǎo)體QorIQ通信處理器多年來(lái)一直作為業(yè)界通信處理器的主力軍，為應(yīng)對(duì)信息大爆炸和物聯(lián)網(wǎng)的發(fā)展，QorIQ也在不斷革新。本文詳解QorIQ T1040和T1042通信處理器內(nèi)部架構(gòu)，并展示其如何應(yīng)對(duì)物聯(lián)網(wǎng)浪潮的侵襲...
2013-11-26 10:13:12
3782 
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程。
2014-10-23 15:35:496040 
DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化設(shè)計(jì)，從而能夠提高算法效率，同時(shí)其開(kāi)發(fā)周期短、系統(tǒng)易于維護(hù)和升級(jí)，適合于實(shí)時(shí)視頻圖像處理。
2015-02-03 15:20:471166 
于電子產(chǎn)品，并且在技術(shù)方面要始終處于領(lǐng)先地位。根據(jù)TechNavio公司的全球測(cè)試與測(cè)量設(shè)備市場(chǎng)2011-2015年報(bào)告，測(cè)試與測(cè)量設(shè)備廠商正在朝著最小化方向而努力。最小化將會(huì)在盡可能提高便攜性的同時(shí)
2018-09-03 15:02:35
DSP處理器與通用處理器的比較1 對(duì)密集的乘法運(yùn)算的支持GPP不是設(shè)計(jì)來(lái)做密集乘法任務(wù)的，即使是一些現(xiàn)代的GPP，也要求多個(gè)指令周期來(lái)做一次乘法。而DSP處理器使用專門的硬件來(lái)實(shí)現(xiàn)單周期乘法。DSP
2021-09-03 08:12:55
和DSP走向融合。DSP和FPGA都在利用自身的優(yōu)勢(shì)開(kāi)發(fā)新的產(chǎn)品，以滿足新應(yīng)用的需求。在一些復(fù)雜的應(yīng)用中，由于需要兼顧硬件連接、處理效率、軟件兼容性和開(kāi)發(fā)難度等各方面因素，FPGA加DSP和其他處理器
2019-06-27 07:06:16
現(xiàn)狀是：1.信號(hào)處理板的架構(gòu)是FPGA+DSP，DSP上掛網(wǎng)口，與電腦可正常通信2.數(shù)據(jù)處理板的架構(gòu)是FPGA掛網(wǎng)口，與電腦可正常通信現(xiàn)在問(wèn)題：兩塊板子網(wǎng)口無(wú)法正常通信，且拔插網(wǎng)口后不能自啟動(dòng)。聯(lián)系方式：shang_lg2011@163.com/***尚
2020-05-27 08:28:44
DSP無(wú)線通信處理培訓(xùn)班邀請(qǐng)函課程簡(jiǎn)介：您將在這個(gè)為期 3 天的DSP培訓(xùn)課程中學(xué)到 DSP設(shè)計(jì)的技巧和竅門。 此DSP培訓(xùn)課程涉及的芯片涵蓋了兩大廠商的主流芯片TI c6000和 ADI
2012-09-06 10:55:46
本人剛?cè)腴TFPGA,不知道如何實(shí)現(xiàn)FPGA+DSP，FPGA+ARM接口設(shè)計(jì)，網(wǎng)上查詢有的說(shuō)FPGA+DSP可以通過(guò)EMIF，IP核實(shí)現(xiàn)，FPGA+ARM可以通過(guò)SPI，有沒(méi)有具體硬件參考的？
2016-08-27 11:30:26
．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。FPGA和DSP處理器具有截然不同的架構(gòu)，在一種器件上非常有效的算法．在另一種器件上可能效率會(huì)非常低。如果目標(biāo)要求大量的并行處理或者最大
2019-08-30 06:31:29
FPGA實(shí)現(xiàn)高速FFT處理器的設(shè)計(jì)介紹了采用Xilinx公司的Virtex - II系列FPGA設(shè)計(jì)高速FFT處理器的實(shí)現(xiàn)方法及技巧。充分利用Virtex - II芯片的硬件資源,減少?gòu)?fù)雜邏輯,采用
2012-08-12 11:49:01
和比較，并給出了FPGA與這兩種DSP芯片進(jìn)行鏈路口通倍的具體方法。在FPGA內(nèi)部實(shí)現(xiàn)了DSP鏈路口的設(shè)計(jì)，同時(shí)給出了DSP進(jìn)行鏈路口通信的具體設(shè)置方法。由于實(shí)時(shí)處理中數(shù)據(jù)的重發(fā)會(huì)嚴(yán)重影響處理的實(shí)時(shí)性
2019-06-19 05:00:08
和比較，并給出了FPGA與這兩種DSP芯片進(jìn)行鏈路口通倍的具體方法。在FPGA內(nèi)部實(shí)現(xiàn)了DSP鏈路口的設(shè)計(jì)，同時(shí)給出了DSP進(jìn)行鏈路口通信的具體設(shè)置方法。由于實(shí)時(shí)處理中數(shù)據(jù)的重發(fā)會(huì)嚴(yán)重影響處理的實(shí)時(shí)性，故
2018-12-04 10:39:29
、課程介紹在通信和圖像處理應(yīng)用中，需要強(qiáng)大的數(shù)字信號(hào)處理（Digital Signal Processing，DSP）能力。當(dāng)最快的數(shù)字信號(hào)處理器（DSP）仍無(wú)法達(dá)到速度要求時(shí)，其選擇除了增加處理器
2009-07-21 09:22:42
驗(yàn)證 基于FPGA的片上可編程系統(tǒng)（SOPC）設(shè)計(jì) FPGA系統(tǒng)設(shè)計(jì)原則和技巧 利用FPGA實(shí)現(xiàn)外設(shè)通信接口 FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì) 數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例 高速
2012-02-09 15:45:32
領(lǐng)域通常是高速網(wǎng)絡(luò)處理器(NP)+FPGA的典型架構(gòu)?！ ?3)4G等通信設(shè)備，對(duì)于新一代通信基站的信號(hào)處理，FPGA+DSP陣列的架構(gòu)就是絕配。特別是在專用處理芯片面世之前，這樣的架構(gòu)可以保證新一代通信
2018-08-06 11:45:27
最小化SEPIC轉(zhuǎn)換器的排放
2021-03-09 06:15:04
本帖最后由 lrb0730 于 2017-3-21 11:33 編輯
LabVIEW的vi在運(yùn)行時(shí)如何最小化到系統(tǒng)通知欄，不知道怎么實(shí)現(xiàn)？
2017-03-21 10:59:05
現(xiàn)狀是：1.信號(hào)處理板的架構(gòu)是FPGA+DSP，DSP上掛網(wǎng)口，與電腦可正常通信2.數(shù)據(jù)處理板的架構(gòu)是FPGA掛網(wǎng)口，與電腦可正常通信現(xiàn)在問(wèn)題：兩塊板子網(wǎng)口無(wú)法正常通信？
2020-05-27 08:43:57
處理器的數(shù)目之外，就是采用可編程邏輯器件，主要是FPGA芯片來(lái)實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開(kāi)發(fā)為主線，遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解，每一個(gè)知識(shí)點(diǎn)都給出了基于ISE（HDL語(yǔ)言
2009-07-21 09:20:11
分享VI程序 代碼名稱:LabVIEW實(shí)現(xiàn)窗口最大化和最小化 適用平臺(tái):LabVIEW8.2.x LabVIEW8.5代碼作者:LaRisa_S 版權(quán)所有:LaRisa_S 原創(chuàng)/轉(zhuǎn)載:轉(zhuǎn)載代碼
2013-03-08 14:56:15
，界面輸入外設(shè)操作等操作，FPGA負(fù)責(zé)大數(shù)據(jù)量運(yùn)算，可以看做CPU的專用協(xié)處理器來(lái)使用，也常會(huì)用于擴(kuò)展外部接口。常用的有ARM+FPGA，DSP+FPGA，或者網(wǎng)絡(luò)處理器+FPGA等種種架構(gòu)形式，這些架構(gòu)
2017-06-07 13:12:54
處理器的數(shù)目之外，就是采用可編程邏輯器件，主要是FPGA芯片來(lái)實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開(kāi)發(fā)為主線，遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解，每一個(gè)知識(shí)點(diǎn)都給出了基于ISE（HDL語(yǔ)言
2009-07-24 13:07:08
好的浮點(diǎn)數(shù)參數(shù)數(shù)據(jù)進(jìn)行補(bǔ)償運(yùn)算，消除零偏及溫漂。這其中要用到一定量的浮點(diǎn)運(yùn)算，原本計(jì)劃采用FPGA+DSP的架構(gòu)，但板子面積有限。以前用過(guò)斯巴達(dá)3系列芯片的核，故決定浮點(diǎn)運(yùn)算部分采用軟核來(lái)實(shí)現(xiàn)，可以省掉一片DSP。
2016-10-12 09:52:40
FPGA進(jìn)行硬件實(shí)現(xiàn)，這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜，適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)。DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化
2019-07-01 07:38:06
串口通信處理數(shù)據(jù)的思路是什么
2022-02-18 07:52:58
代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速？
2021-04-13 06:39:25
乘法器、乘加器、乘累加器，并運(yùn)用在絕大多數(shù)DSP算法上。顯然，這里的DSP塊，只是一個(gè)可配置的乘加單元，并非前面所說(shuō)的DSP處理器。其實(shí)FPGA內(nèi)部并沒(méi)有DSP處理器。五、STM32中的DSP是什么東西
2020-09-04 10:31:13
/13通信處理器就是眾多新品之一，這些新處理器采用28 nm技術(shù)，將性能領(lǐng)先的Power Architecture e5500處理器內(nèi)核與運(yùn)行頻率高達(dá)1.4 GHz的先進(jìn)緩存架構(gòu)、應(yīng)用領(lǐng)先的卸載引擎和面
2019-07-30 06:47:33
，數(shù)字信號(hào)處理與數(shù)字圖像處理沒(méi)有太大區(qū)別）,就意味著可以用FPGA做硬件設(shè)計(jì)來(lái)實(shí)現(xiàn)DSP芯片的功能，當(dāng)然，相比較專業(yè)的DSP芯片 成本太高，因此你也沒(méi)必要選擇FPGA+DSP，就選擇DSP芯片，算法...
2021-07-28 09:16:02
的重點(diǎn)是以DSP+FPGA為核心的視頻處理模塊的設(shè)計(jì)與實(shí)現(xiàn)，可以完成多路視頻的切換選擇輸出控制和視頻縮放顯示的功能，同時(shí)具備通信控制等功能。
2019-06-20 06:34:25
基于DSP的圖像處理系統(tǒng)的應(yīng)用研究摘要 本文介紹了一種基于FPGA+DSP結(jié)構(gòu)的具有通用性、可擴(kuò)充性的高速數(shù)字圖像處理系統(tǒng)硬件平臺(tái)。重點(diǎn)介紹了以高速數(shù)字信號(hào)處理器TMS320DM642
2012-12-19 11:05:08
的軟件，變得更加重要。為滿足需求，文中提出一種基于DSP／ BIOS的軟件架構(gòu)，可提高軟件的可維護(hù)性和可重用性，方便算法的裁減添加及程序的跨平臺(tái)移植，實(shí)現(xiàn)多類信號(hào)多路并行處理的軟件快速開(kāi)發(fā)設(shè)計(jì)。1 DSP
2012-09-03 17:18:51
用FPGA進(jìn)行硬件實(shí)現(xiàn)，這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜，適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)。 DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性
2019-06-28 08:10:26
圖像數(shù)據(jù)處理的工作原理是什么？基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)？
2021-06-02 06:54:28
基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
2012-06-27 17:23:53
用FPGA進(jìn)行硬件實(shí)現(xiàn)，這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜，適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)?！ ?b class="flag-6" style="color: red">DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性
2019-06-19 06:12:05
信號(hào)，調(diào)制無(wú)線信號(hào)以便實(shí)現(xiàn)同通信網(wǎng)絡(luò)系統(tǒng)前端基站的無(wú)線通信。文章設(shè)計(jì)了一種基于先進(jìn)微處理器(ARM)、數(shù)字信號(hào)處理(DSP)和現(xiàn)場(chǎng)可編程門陣列(FPGA)體系結(jié)構(gòu)的3G移動(dòng)終端基帶信號(hào)處理器。這種
2019-07-03 06:18:48
TMS320C6657處理器，FPGA端采用Xilinx Artix-7處理器，實(shí)現(xiàn)異構(gòu)多核處理器架構(gòu)，DSP與FPGA內(nèi)部通過(guò)uPP、EMIF16、SRIO連接；底板接口資源豐富，支持uPP
2018-10-31 14:27:30
如何實(shí)現(xiàn)在Linux操作系統(tǒng)下ARM體系結(jié)構(gòu)的處理器與DSP的數(shù)據(jù)通信？
2021-05-28 06:11:36
減小動(dòng)態(tài)和靜態(tài)功耗的方法有哪些？如何使FPGA設(shè)計(jì)中的功耗最小化？
2021-05-08 07:54:07
，生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過(guò)去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。
2019-11-06 08:34:27
我想使用 STM32F7 通過(guò) SPI 從外部 ADC 檢索 ADC 測(cè)量值（16 位讀取操作以檢索測(cè)量值）。理論上應(yīng)該是可以的。我的問(wèn)題是：如何檢索最小化主機(jī)處理器負(fù)載的測(cè)量值？我的想法
2022-12-22 08:30:25
，生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過(guò)去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來(lái)一段時(shí)間的主流。
2019-08-19 06:38:12
自己做了一個(gè)小秒表，想最小化到托盤，怎樣實(shí)現(xiàn)！求助！
2014-03-14 22:44:03
雖說(shuō)FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn)，但有什么方法去證明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)是存在的呢？
2021-04-08 06:54:33
我想用FPGA+DSP做個(gè)聲相儀，有感興趣的小伙伴嗎？一起開(kāi)發(fā)，在上海最好啦。先做原型機(jī)出來(lái)，然后再考慮產(chǎn)品化。私聊:QQ 4010087
2017-04-25 14:53:48
想用自己設(shè)置的最小化，但是找不到這個(gè)函數(shù)，不知道這個(gè)函數(shù)是否存在，請(qǐng)有經(jīng)驗(yàn)的幫忙提個(gè)醒。
2013-07-26 09:01:43
P1014-RDB，QorIQ P1014參考設(shè)計(jì)板，用于具有信任架構(gòu)的P1014低功耗通信處理器。 P1014 RDB是一款高度集成的參考設(shè)計(jì)板，可幫助縮短產(chǎn)品上市時(shí)間。該參考設(shè)計(jì)針對(duì)低成本網(wǎng)絡(luò)應(yīng)用（有或沒(méi)有信任架構(gòu)），有線和無(wú)線接入，工業(yè)和智能能源應(yīng)用
2019-04-18 09:28:52
蘇州上門大量求購(gòu)全新CP443-1通信處理器卡件/回收西門子通信處理器、6GK7 243-2AX01-0XA0、6GK7 443-1EX30-0XE0、6GK7 343-1GX30-0XE0
2021-06-12 20:47:28
，與單獨(dú)的數(shù)字信號(hào)處理器相比，FPGA 技術(shù)能夠?yàn)楦唠y度的 DSP 問(wèn)題提供大為簡(jiǎn)化的解決方案。要明白其中的緣由，需要回顧一下 DSP 的肇始和發(fā)展。用于實(shí)現(xiàn)專門目的的微處理器在過(guò)去二十年里，傳統(tǒng)
2018-08-15 09:46:21
，最高可提供256 GMAC的DSP性能。將需要高速并行處理的工作卸載給FPGA，而將需要高速串行處理的工作留給處理器，這樣即可在降低系統(tǒng)要求的同時(shí)優(yōu)化整體系統(tǒng)的性價(jià)比。
2019-07-15 06:18:56
甚至互聯(lián)網(wǎng)公司都推出了極富競(jìng)爭(zhēng)力的智能路由器，而物聯(lián)網(wǎng)時(shí)代必將有更多五花八門的智能設(shè)備孕育而生，這都離不開(kāi)強(qiáng)大的智能芯片作為技術(shù)支撐，特別是通信處理器。集成的誘惑?？梢哉f(shuō)從計(jì)算機(jī)發(fā)明開(kāi)始，人類就在謀求
2019-07-31 07:38:13
描述TIDA-01512 采用 TPS53681 多相控制器和 CSD95490Q5MC 智能功率級(jí)，可實(shí)現(xiàn)適合為 NXP QorIQ 通信處理器供電的高性能設(shè)計(jì)。該控制器的雙路輸出分別面向具有四相
2018-10-10 09:18:38
介紹了一種基于FPGA+DSP 的數(shù)據(jù)采集與處理平臺(tái)，給出了系統(tǒng)實(shí)現(xiàn)的總體方案，并闡述了各部分硬件電路的設(shè)計(jì)。重點(diǎn)對(duì)FPGA 內(nèi)部各主要功能模塊做了詳細(xì)闡述，對(duì)各個(gè)模塊的設(shè)計(jì)方法
2009-12-19 15:59:16
34 設(shè)計(jì)一種基于DSP和FPGA架構(gòu)的通用圖像處理平臺(tái)，運(yùn)用FPGA實(shí)現(xiàn)微處理器接口設(shè)計(jì)，并對(duì)圖像數(shù)據(jù)進(jìn)行簡(jiǎn)單預(yù)處理，利用DSP進(jìn)行復(fù)雜圖像處理算法和邏輯控制，實(shí)現(xiàn)圖像數(shù)據(jù)的高速傳輸
2010-12-25 17:06:5460 QorIQ 通信處理器飛思卡爾
飛思卡爾半導(dǎo)體推出第一款基于其QorIQ 通信平臺(tái)，并且融入 QUICC Engine多協(xié)議技術(shù)的處理器。QorIQ P1012/P1021 產(chǎn)品系列為使用
2009-12-09 09:38:52658 基于DSP和FPGA的通用圖像處理平臺(tái)設(shè)計(jì)
摘要：設(shè)計(jì)一種基于DSP和FPGA架構(gòu)的通用圖像處理平臺(tái)，運(yùn)用FPGA實(shí)現(xiàn)微處理器接口設(shè)計(jì)，并對(duì)圖像數(shù)據(jù)進(jìn)行簡(jiǎn)單預(yù)處理，利用DSP
2010-02-01 11:10:211379 
LSI推出的最新Axxia通信處理器
LSI 公司日前宣布推出專為無(wú)線基礎(chǔ)設(shè)施應(yīng)用設(shè)計(jì)的 Axxia™ 系列通信處理器。Axxia 通信處理器采用突破性 LSI™ Virtual Pipeline™ 消
2010-02-22 10:19:07845 LSI推出Axxia 系列通信處理器
LSI 公司宣布推出專為無(wú)線基礎(chǔ)設(shè)施應(yīng)用設(shè)計(jì)的 Axxia 系列通信處理器。Axxia 通信處理器采用突破性 LSI™ Virtual Pipeline™ 消息傳遞技術(shù)
2010-02-23 09:30:24892 LSI推出無(wú)需外部存儲(chǔ)器的多核
通信處理器APP3100
LSI公司日前宣布面向企業(yè)及服務(wù)提供商推出LSI APP3100多核
通信處理器。LSI APP3100基于獲獎(jiǎng)的LSI APP3300
通信處理器之上，能夠?yàn)?/div>
2010-04-27 10:08:02526 NetLogic Microsystems，宣布推出創(chuàng)新的XLP8128S多核通信處理器解決方案。該方案集成了128個(gè)nxCPUs和160個(gè)以上可編程處理引擎，可為下一代3G/4G移動(dòng)無(wú)線基礎(chǔ)設(shè)施、企業(yè)、存儲(chǔ)、安全
2010-09-11 09:10:57655 摘要：在FPGA+DSP構(gòu)建的便件平臺(tái)上，以鏈路口（LINKPORT）通信協(xié)議為根據(jù)，實(shí)現(xiàn)紅外圖像數(shù)據(jù)采集與顯示。重點(diǎn)描述紅外圖像數(shù)據(jù)采集與經(jīng)過(guò)LINKPORT傳入DSP，圖像壓縮與經(jīng)過(guò)LINKPORT傳出DSP以及圖像數(shù)據(jù)緩存與顯示，最后介紹了程序高度過(guò)程中的方法。樣機(jī)在實(shí)
2011-03-01 00:11:1287 TranSwitch(傳威)公司最新推出的Atlanta 2000通信處理器計(jì)算性能登上業(yè)界最高峰，可同時(shí)處理一千個(gè)語(yǔ)音和數(shù)據(jù)通道，且總的功率損耗只有3W，也即每通道功耗只有3mW
2011-03-25 09:33:231027 飛思卡爾半導(dǎo)體在1989年推出業(yè)界首款多協(xié)議微處理器，確立了通信處理器市場(chǎng)之后，長(zhǎng)期位居這一市場(chǎng)的領(lǐng)導(dǎo)地位，其產(chǎn)品線的覆蓋廣度及深度均鮮有競(jìng)爭(zhēng)者企及。
2011-08-31 09:25:28829 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:407272 
基于FPGA＋DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)
2017-01-03 11:41:359 基于FPGA和多DSP的多總線并行處理器設(shè)計(jì)
2017-10-19 13:40:314 所處理的數(shù)據(jù)量少，算法結(jié)構(gòu)復(fù)雜，適于運(yùn)算速度快，尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)，并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像，FPGA將CMOS采集的Bayer格式的
2017-10-26 15:44:562 摘要 利用異步FIFO實(shí)現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時(shí)鐘的控制下將數(shù)據(jù)寫入FIFO，再與DSP進(jìn)行握手后，DSP通過(guò)EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實(shí)現(xiàn)
2017-10-30 11:48:441 所處理的數(shù)據(jù)量少，算法結(jié)構(gòu)復(fù)雜，適于運(yùn)算速度快，尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)，并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像，FPGA將CMOS采集的Bayer格式的
2017-10-31 17:00:3412 本文主要介紹了一種基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)。該交通燈由視頻采集、圖像處理和控制模塊組成，使用FPGA核心搭建專用高速視頻采集模塊，使用DSP處理器進(jìn)行實(shí)時(shí)圖像運(yùn)算，通過(guò)圖像算法提取車流量信息，最終結(jié)合模糊算法實(shí)現(xiàn)智能控制。
2018-01-09 14:15:411853 
FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn)，兼顧了速度和靈活性。本文以導(dǎo)引頭信號(hào)處理系統(tǒng)為例說(shuō)明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
2019-01-08 08:36:002449 
高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測(cè)試。
2018-10-18 16:36:484637 
大，運(yùn)算簡(jiǎn)單，但是要求運(yùn)算速率高，可以用FPGA硬件來(lái)處理，上層所處理的數(shù)據(jù)量少，算法結(jié)構(gòu)復(fù)雜，適于運(yùn)算速度快，尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)，并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束
2018-10-22 22:00:01392 C-Port的C-5數(shù)字通信處理器（DCP）面向各種通信應(yīng)用 - 從高功能以太網(wǎng)交換機(jī)和多業(yè)務(wù)接入平臺(tái)到太比特路由器和光邊緣交換機(jī)。憑借其通用和通信專用處理能力，C-5取代了制造商通常與轉(zhuǎn)發(fā)ASIC
2019-08-13 16:04:122289 從模擬制式手機(jī)到2G、3G、4G甚至是未來(lái)的5G，每到轉(zhuǎn)折期就有一些人被技術(shù)牽絆而不知何去何從，飛思卡爾半導(dǎo)體總是能應(yīng)景推出相應(yīng)的通信處理器等創(chuàng)新產(chǎn)品，為通信時(shí)代的跨越保駕護(hù)航。在物聯(lián)網(wǎng)時(shí)代，通信處理器
2020-09-29 10:44:000 PROFIBUS通信處理器(CP)用于將SIMATIC plc連接到PROFIBUS網(wǎng)絡(luò)，可以提供S7通信、S5兼容通信(FDL)和PG/OP（編程器/操作員面板）通信，實(shí)現(xiàn)SYNC/FREEZE
2021-12-15 10:37:43740 基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121 隨著高性能信號(hào)處理系統(tǒng)對(duì)運(yùn)算速度、通信速率等要求的不斷提高，單獨(dú)的處理器(如FPGA或DSP)無(wú)法滿足高速實(shí)時(shí)信號(hào)處理的需求。
2023-02-27 16:27:554762 
摘要: 現(xiàn)代 信號(hào) 處理系統(tǒng)通常需要在不同處理器之間實(shí)現(xiàn)高速數(shù)據(jù) 通信 ，SRIO協(xié)議由于高效率、低延時(shí)的特性被廣泛使用。本文研究了在 FPGA 和 DSP 兩種處理器之間實(shí)現(xiàn)SRIO協(xié)議的方法
2023-03-20 15:00:011324 電子發(fā)燒友網(wǎng)站提供《基于FPGA+DSP模式的智能相機(jī)設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-08 10:37:160 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論