本文提出了一種基于FPGA的多路光柵信號(hào)采集方案，該方案使用I/O口相對(duì)較少的低端FPGA,配合多路選擇開(kāi)關(guān)，通過(guò)內(nèi)部處理，實(shí)現(xiàn)了多路光柵信號(hào)的采集，結(jié)果表明，該方案成本低廉且能滿(mǎn)足精度的要求。
2013-12-30 13:35:40
2174 
在光纖傳感信號(hào)處理系統(tǒng)中，需要處理的是水聽(tīng)器陣列的海量信號(hào)，對(duì)處理速度要求高。用FPGA來(lái)實(shí)現(xiàn)多路高速數(shù)據(jù)采集、數(shù)字信號(hào)存取的同步時(shí)鐘控制，可使時(shí)序關(guān)系整齊，延遲一致、易于修改。同時(shí)利用FPGA
2020-10-23 10:50:041813 
本帖最后由 maochengquan 于 2019-12-16 09:32 編輯
用示波器探針接A線，另一端接B線，觀察發(fā)送及接收的信號(hào)，接收信號(hào)呈差分信號(hào)波形，但是發(fā)送信號(hào)是非差分信號(hào)，why？電路圖中的二極管均未接。
2019-12-16 08:46:16
比較器將網(wǎng)線傳輸過(guò)來(lái)的差分信號(hào)轉(zhuǎn)為單端信號(hào)，該信號(hào)時(shí)鐘頻率為100M，電平標(biāo)準(zhǔn)能滿(mǎn)足FPGA的輸入電平標(biāo)準(zhǔn)，波形質(zhì)量尚可。單端信號(hào)直接連接到FPGA，現(xiàn)在如果想用FPGA直接采集，應(yīng)該怎么處理呢，是當(dāng)作異步信號(hào)直接打拍嗎，過(guò)采樣的話時(shí)鐘頻率不夠。時(shí)鐘恢復(fù)目前來(lái)不及實(shí)現(xiàn)。
2020-03-07 16:01:37
該電路的目的是用3.3VFPGA芯片采集編碼器的光柵信號(hào)，而編碼器信號(hào)為5v電平故需要電平轉(zhuǎn)換：5V轉(zhuǎn)3.3V，采用的電平轉(zhuǎn)換芯片為SN74LVC4245A。編碼器發(fā)出的信號(hào)為四路差分信號(hào)，需將這四
2015-07-13 21:26:17
號(hào)的CPLD也開(kāi)始支持差分信號(hào)了。那么在FPGA中如何正確定義和使用差分信號(hào)呢？在這篇文章里，我們基于ALTERA公司的CYCLONE III系列的FPGA芯片，做一些討論。
一，差分信號(hào)輸出我們先在設(shè)計(jì)中
2018-09-03 11:08:41
求大師請(qǐng)教，差分信號(hào)在PCB布線中應(yīng)該注意什么？加什么保護(hù)措施？公司用的是DS8921做通信！
2012-08-18 10:20:27
什么是差分信號(hào)差分信號(hào)與單端信號(hào)的區(qū)別差分信號(hào)的優(yōu)點(diǎn)差分信號(hào)在做pcb設(shè)計(jì)時(shí)的處理方法
2021-03-03 07:09:27
什么是差分信號(hào)差分信號(hào)與單端信號(hào)的區(qū)別差分信號(hào)的優(yōu)點(diǎn)差分信號(hào)在做pcb設(shè)計(jì)時(shí)的處理方法
2021-01-28 06:01:01
AM26C31差分信號(hào)的輸出，需要在差分信號(hào)之間接電容嗎？
2018-04-18 09:08:42
一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)“地”(GND)被用作電壓基準(zhǔn)點(diǎn)。當(dāng)
2016-11-15 10:39:47
對(duì)差分信（VDS）號(hào)而言，對(duì)其影響最大的因素是它們的對(duì)地阻抗是否一致，也就是對(duì)地平衡度，它們之間相對(duì)的阻抗影響并不特別重要，之間分布電容大了只會(huì)衰落信號(hào)強(qiáng)度，不會(huì)引入噪聲和干擾，也就是對(duì)信噪比不會(huì)
2019-05-31 08:23:03
差分信號(hào)布線時(shí)信號(hào)完整性問(wèn)題；影響SI的因素；解決問(wèn)題的設(shè)計(jì)辦法；
2016-09-07 11:25:46
差分信號(hào)布線誤區(qū)
2015-08-27 22:09:50
AM26LS32 按照正常接法輸出端接示波器,按AUTO之后頻率在跳變，是不是說(shuō)AM26LS32沒(méi)有工作，或者輸入不正常。我是按照datasheet說(shuō)明接線的?？吹絼e人都說(shuō)能在示波器上看到方波，差分信號(hào)來(lái)源是松下伺服電機(jī)A相反饋，電機(jī)轉(zhuǎn)動(dòng)的情況下測(cè)的
2013-03-01 16:45:15
以下部分來(lái)源野火教程、普中教程和百度的內(nèi)容，后期有時(shí)間再整理。1.差分信號(hào)1.概述差分信號(hào)，又叫差模信號(hào)，通過(guò)兩根信號(hào)線上的電壓差值來(lái)表示邏輯0和邏輯1。表示邏輯時(shí)，這兩個(gè)信號(hào)線的振幅相等，相位
2021-08-19 08:11:10
數(shù)字和模擬信號(hào)都可以定義。 一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)“地”(GND)被用作電壓基準(zhǔn)點(diǎn)。當(dāng)“地”當(dāng)作電壓測(cè)量基準(zhǔn)時(shí)，這種信號(hào)規(guī)劃被稱(chēng)之為單端的。我們使用...
2022-01-20 08:19:47
誤區(qū)一： 認(rèn)為差分信號(hào)不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。雖然差分電路對(duì)于類(lèi)似地彈以及
2016-09-29 11:27:50
各種負(fù)載的電流 (I = CΔV/Δt)。因此，軌至軌信號(hào)（大 ΔV）的局限性就顯而易見(jiàn)了：需要更多的電源來(lái)實(shí)現(xiàn)更短的轉(zhuǎn)換時(shí)間（更小的 Δt）。那么我們應(yīng)如何圍繞數(shù)字設(shè)計(jì)獲得高速信號(hào)，并避免單端信號(hào)的損耗呢？實(shí)施差分信號(hào)！ 圖 1：?jiǎn)味?b class="flag-6" style="color: red">信號(hào)拓?fù)洌ㄗ螅?b class="flag-6" style="color: red">差分信號(hào)拓?fù)洌ㄓ遥?b class="flag-6" style="color: red">差分系統(tǒng)一般是三導(dǎo)線系統(tǒng)…
2022-11-22 06:07:48
的信號(hào)發(fā)送速率、高共模噪聲抗擾度以及更低的功耗等。采用差分信號(hào)，升降時(shí)間大體會(huì)比單端信號(hào)短，因此在當(dāng)前通信系統(tǒng)中 10 Gbps 以上數(shù)據(jù)速率已成為一個(gè)可實(shí)現(xiàn)的標(biāo)準(zhǔn)。更小的信號(hào)擺幅可使系統(tǒng)整體功率預(yù)算
2018-09-17 16:34:43
在高速 PCB 設(shè)計(jì)中，差分信號(hào)的應(yīng)用越來(lái)越廣泛，這主要是因?yàn)楹推胀ǖ膯味?b class="flag-6" style="color: red">信號(hào)走線相比，差分信號(hào)具有抗干擾能力強(qiáng)、能有效抑制EMI、時(shí)序定位精確的優(yōu)勢(shì)。作為一名（準(zhǔn)）PCB 設(shè)計(jì)工程師，我們當(dāng)然需要充分理解差分信號(hào)！
2021-02-05 07:27:44
一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在 某些系統(tǒng)里，系統(tǒng)\'地\'被用作電壓基準(zhǔn)點(diǎn)。當(dāng)
2023-11-22 08:30:38
一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓基準(zhǔn)點(diǎn)。當(dāng)'地'當(dāng)作電壓測(cè)量
2015-01-07 14:22:17
如果接一路差分信號(hào)是不是用信號(hào)源雙路信號(hào)分別接差分的IQ端，然后剩下的黑線都接地線，并且信號(hào)源設(shè)置雙端信號(hào)輸出，并且信號(hào)反向？那如果接雙路差分信號(hào)呢？一個(gè)信號(hào)源夠用嗎？
2017-03-01 12:06:47
差分信號(hào)詳細(xì)介紹 一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被
2009-09-06 08:58:06
差分信號(hào)的讀寫(xiě)數(shù)據(jù)問(wèn)題時(shí)序圖高手幫我分析下怎么傳數(shù)據(jù)的 萬(wàn)分感謝！
2014-08-04 18:56:49
板卡有四對(duì)差分信號(hào)，現(xiàn)想要通過(guò)FPGA調(diào)試下看看是否通路。我用的FPGA中的原語(yǔ)來(lái)實(shí)現(xiàn)差分信號(hào)的收發(fā)，可是編譯的時(shí)候總出錯(cuò)，不知道大家有沒(méi)有好辦法，怎么調(diào)試差分口。
2018-09-21 10:48:41
新系列，專(zhuān)門(mén)用于實(shí)現(xiàn)多點(diǎn)電纜或背板應(yīng)用。它不同于標(biāo)準(zhǔn)的LVDS，提供增強(qiáng)的驅(qū)動(dòng)電流，以處理多點(diǎn)應(yīng)用中所需的雙重傳輸。BLVDS具備大約250mV的低壓差分信號(hào)以及快速的過(guò)渡時(shí)間。這可以讓產(chǎn)品達(dá)到自
2016-04-15 16:13:33
差分信號(hào),什么是差分信號(hào)一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)’地’被用作電壓
2019-05-31 08:01:24
差分信號(hào)差分傳輸是一種信號(hào)傳輸?shù)募夹g(shù)，區(qū)別于傳統(tǒng)的一根信號(hào)線一根地線的做法（單端信號(hào)），差分傳輸在這兩根線上都傳輸信號(hào)，這兩個(gè)信號(hào)的振幅相等，相位相反。在這兩根線上傳輸?shù)?b class="flag-6" style="color: red">信號(hào)就是差分信號(hào)。
2019-05-29 06:52:45
請(qǐng)教各位，請(qǐng)問(wèn)SPWM波是差分信號(hào)還是單端信號(hào)？
2015-06-10 11:43:14
?！ ?實(shí)現(xiàn) Xilinx 7系列的差分信號(hào)的實(shí)現(xiàn)主要通過(guò)IBUFDS、OBUFDS、IOBUFDS等原語(yǔ)的調(diào)用，在程序中直接進(jìn)行原語(yǔ)的例化，以IBUFDS和OBUFDS為例： 2.1IBUFDS
2020-12-23 17:17:47
Ping Pang操作，F(xiàn)IFO滿(mǎn)、半滿(mǎn)信號(hào)作為使能信號(hào)與數(shù)字信號(hào)處理器TMS320C6713B對(duì)接。利用TMS320C6713B的地址數(shù)據(jù)線與異步雙端口完美對(duì)接，實(shí)現(xiàn)模擬到數(shù)字到數(shù)字信號(hào)處理整個(gè)流程。
2012-06-14 00:11:59
什么是差分信號(hào)？為什么要用差分信號(hào)？差分放大電路的基本結(jié)構(gòu)和作用差分放大電路的應(yīng)用電路
2021-03-11 08:21:01
一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓基準(zhǔn)點(diǎn)。當(dāng)'地'當(dāng)作電壓測(cè)量
2016-07-14 14:56:43
一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓基準(zhǔn)點(diǎn)。當(dāng)'地'當(dāng)作電壓測(cè)量
2016-07-14 09:48:32
你知道什么是差分信號(hào)嗎？一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓
2016-08-19 11:35:46
如題，請(qǐng)問(wèn)下，我想用DAQ采集多路信號(hào)，現(xiàn)在想把多路信號(hào)在不同的波形圖上顯示，每一個(gè)波形圖顯示一路信號(hào)，如果用拆分信號(hào)拆分，我如何確定每一個(gè)波形圖顯示的哪一路信號(hào)？在下剛學(xué)習(xí)LV，望各位不吝賜教，多謝多謝！
2013-04-09 10:21:45
選項(xiàng)，而沒(méi)有出現(xiàn)“TMS3206713”或者“TMS3206713b”的選項(xiàng)（我們以前做C6455的板子時(shí)，在改下拉框內(nèi)都可以找到“TMS320C6455”的選項(xiàng)）。我想問(wèn)一下，這個(gè)會(huì)對(duì)仿真器連接芯片
2018-08-02 08:46:30
各位大神，小弟求助：如何實(shí)現(xiàn)SPI與差分信號(hào)的互相轉(zhuǎn)換？
2013-03-29 09:26:40
（1）單端信號(hào) 以共同的地線為基準(zhǔn)。適用于傳感器有共同地線，信號(hào)幅值大，傳輸距離近，不易受干擾的場(chǎng)合。 （2）差分信號(hào) 每路信號(hào)有自己的基準(zhǔn)地線，兩根信號(hào)極性相反，共模噪聲被抑制。適用于小幅值
2019-01-12 12:18:12
如圖中所示，前級(jí)運(yùn)放輸出一對(duì)差分信號(hào)，經(jīng)過(guò)處理器切換到二階低通濾波器上，最后傳輸?shù)酱蠥D進(jìn)行數(shù)據(jù)轉(zhuǎn)換。這里不太明白濾波器前對(duì)差分信號(hào)的切換如何處理，切換頻率是多大？理論上說(shuō)AD轉(zhuǎn)換周期一定需要小于切換周期，對(duì)嗎？
2017-03-03 10:53:27
FPGA+DSP構(gòu)成的光纖傳感信號(hào)實(shí)時(shí)處理系統(tǒng)的硬件及軟件設(shè)計(jì)．并針對(duì)載波相位延遲造成的解調(diào)信號(hào)幅度衰減提出了解決方法。本系統(tǒng)具有高速實(shí)時(shí)數(shù)據(jù)運(yùn)算能力?？蓮V泛應(yīng)用于多路數(shù)據(jù)采集處理等領(lǐng)域，可升級(jí)能力強(qiáng)，應(yīng)用前景
2021-07-05 11:23:33
時(shí)間。針對(duì)上述研究現(xiàn)狀和分布式采集場(chǎng)景分析，本文介紹了一種基于FPGA和TOE架構(gòu)，實(shí)現(xiàn)TCP/IP協(xié)議數(shù)據(jù)傳輸?shù)?b class="flag-6" style="color: red">多路采集與切換系統(tǒng)。該系統(tǒng)涉及并行數(shù)據(jù)采集、多路通道切換、TCP/IP協(xié)議通信等模塊
2021-07-12 08:30:00
的信號(hào)量特別多時(shí)(特別是各種信號(hào)量、狀態(tài)量)，僅僅靠用普通MCU的資源就往往難以完成任務(wù)。電子論壇所提出的一種基于FPGA的模擬量、數(shù)字量采集與處理系統(tǒng)，利用FPGA的I／O端口多，并且可以自由編程支配
2011-08-23 10:15:34
我們可以將LvCmos 2.5 i / o轉(zhuǎn)換為Fpga內(nèi)的差分信令（Lvds）嗎？因?yàn)槲蚁胧褂肎Tx收發(fā)器，收發(fā)器只接受差分信號(hào)..我可以這樣做嗎？你可以幫忙嗎？/
2020-06-16 14:27:26
正在做一個(gè)電壓采集的項(xiàng)目，輸入信號(hào)的共模信號(hào)，而28377S，16位ADC需要輸入差分信號(hào)，我利用下圖的方式將共模信號(hào)轉(zhuǎn)換成差分信號(hào)，請(qǐng)教TI工程師，能否這樣做。輸入的共模信號(hào)是0—2.5V的直流信號(hào)，在輸入之前已經(jīng)做了濾波處理。ADC的采樣時(shí)間是320ns,ADC時(shí)鐘頻率是40M。
2020-07-24 12:21:54
來(lái)源：互聯(lián)網(wǎng)在高速PCB設(shè)計(jì)中，差分信號(hào)的應(yīng)用越來(lái)越廣泛，這主要原因是和普通的單端信號(hào)走線相比，差分信號(hào)具有抗干擾能力強(qiáng)、能有效抑制EMI、時(shí)序定位精確的優(yōu)勢(shì)。作為一名（準(zhǔn)）PCB設(shè)計(jì)工程師，我們必須搞定差分信號(hào)，接下來(lái)我們了解下相關(guān)內(nèi)容吧！
2020-10-23 08:36:50
如題，需要一個(gè)差分信號(hào)輸入仿真，不知道怎么產(chǎn)生差分信號(hào)。。。。
2012-11-28 14:48:55
分對(duì)組成。我選擇其中一個(gè)并在AB7引腳上設(shè)置輸出。我收到的信號(hào)不是差分信號(hào)，而是單端信號(hào)。我該怎么做才能產(chǎn)生差分信號(hào)？
2020-08-07 06:27:32
您好。如果您方便請(qǐng)加我QQ。我們有6路0-5V的模擬信號(hào)，想通過(guò)一款芯片轉(zhuǎn)為差分信號(hào)，再通過(guò)AD采集卡采集，請(qǐng)問(wèn)有合適的產(chǎn)品推薦嗎？附件是我們采集卡的資料。另外請(qǐng)問(wèn)“全差分放大器”是什么？我們這里的設(shè)計(jì)需要考慮嗎？附件AD芯片參數(shù).png196.5 KB
2018-08-24 07:37:34
本系統(tǒng)實(shí)現(xiàn)了在以TI公司的TMS320DM643為核心的嵌入式系統(tǒng)中，對(duì)數(shù)字電視傳輸流(TS)信號(hào)進(jìn)行采集并在以太網(wǎng)中傳輸。利用本系統(tǒng)可輕松地實(shí)現(xiàn)在局域網(wǎng)中對(duì)數(shù)字電視傳輸流信號(hào)的傳輸、調(diào)度。數(shù)字電視
2019-10-24 07:43:21
“原始的輸入信號(hào)經(jīng)過(guò)倒相器和緩沖器之后形成一對(duì)大小相等而極性相反的差分信號(hào)。對(duì)模擬信號(hào)，倒相器可以用運(yùn)算放大器的反相比例放大電路來(lái)實(shí)現(xiàn)，緩沖器可以用運(yùn)算放大器的同相跟隨電路來(lái)實(shí)現(xiàn)。對(duì)數(shù)字信號(hào)，可以
2012-11-16 19:59:22
的，為啥說(shuō)差不多呢，后面再詳細(xì)說(shuō)。差分信號(hào)指的是用兩根線傳輸?shù)?b class="flag-6" style="color: red">信號(hào)，傳輸?shù)氖莾筛?b class="flag-6" style="color: red">信號(hào)之間的電平差。當(dāng)你把信號(hào)從A點(diǎn)傳遞到B點(diǎn)的時(shí)候，A點(diǎn)和B點(diǎn)的地電勢(shì)可以一樣也可以不一樣，但是A點(diǎn)和B點(diǎn)的地電勢(shì)差有一個(gè)
2017-03-02 10:58:00
描述全差分運(yùn)算放大器（Rev. A for TEST?。┯糜跍y(cè)試差分信號(hào)的CMRR。PCB
2022-08-08 07:30:58
分信號(hào)對(duì)于數(shù)字和模擬信號(hào)都可以定義。 一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)
2019-05-29 07:19:25
是一樣的，為啥說(shuō)差不多呢，后面再詳細(xì)說(shuō)。差分信號(hào)指的是用兩根線傳輸?shù)?b class="flag-6" style="color: red">信號(hào)，傳輸?shù)氖莾筛?b class="flag-6" style="color: red">信號(hào)之間的電平差。當(dāng)你把信號(hào)從A點(diǎn)傳遞到B點(diǎn)的時(shí)候，A點(diǎn)和B點(diǎn)的地電勢(shì)可以一樣也可以不一樣，但是A點(diǎn)和B點(diǎn)的地電勢(shì)差
2017-11-19 13:45:25
對(duì)處于惡劣環(huán)境中的外部接口需要予以電流隔離，以增強(qiáng)安全性、功能性或是抗擾能力。這包括工業(yè)測(cè)量和控制所用數(shù)據(jù)采集模塊當(dāng)中的模擬前端，以及處理節(jié)點(diǎn)之間的數(shù)字接口。低壓差分信號(hào)傳輸(LVDS)是一種在更高
2019-07-23 07:27:54
由于差分信號(hào)在一組特定電源電壓下使用較大信號(hào)，提高了對(duì)共模噪聲的抑制能力，降低了二次諧波失真，因而實(shí)現(xiàn)了更高的信噪比。由于這一需求，我們需要可將大多數(shù)信號(hào)鏈中的單端信號(hào)轉(zhuǎn)換為差分信號(hào)的電路模塊。
2021-04-09 06:56:19
請(qǐng)問(wèn)，ad7626數(shù)據(jù)手冊(cè)顯示，只有cnv信號(hào)支持單端，而clk不支持單端工作？因?yàn)槟壳?b class="flag-6" style="color: red">fpga配置出現(xiàn)問(wèn)題，不能提供clk、cnv的差分信號(hào)。
2018-09-10 11:02:55
親愛(ài)的先生我嘗試在Artix-7 FPGA之間進(jìn)行像LVDS這樣的DDR差分信號(hào)傳輸。但是我不能在Artix-7中使用SelectIO IP。有人能告訴我示例設(shè)計(jì)嗎？謝謝。
2020-08-18 09:34:09
你知道什么是差分信號(hào)嗎？一個(gè)差分信號(hào)是用一個(gè)數(shù)值來(lái)表示兩個(gè)物理量之間的差異。從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓
2016-08-19 12:35:47
針對(duì)遙感系統(tǒng)的工作環(huán)境特點(diǎn)、待處理信號(hào)的頻譜特征以及系統(tǒng)信噪比等要求，綜合比較多種信號(hào)采集系統(tǒng)方案的優(yōu)缺點(diǎn)，本文提出了一種基于FPGA的激光多普勒測(cè)振計(jì)信號(hào)采集與處理系統(tǒng)的設(shè)計(jì)方案，該方案可以實(shí)現(xiàn)光
2019-06-24 07:16:30
摘要：在某綜合控制計(jì)算機(jī)系統(tǒng)中為了實(shí)現(xiàn)對(duì)多路AD信號(hào)實(shí)時(shí)高精度采集，采用了以TMS320C6713B為核心，與AD7656芯片相組合的高精度、實(shí)時(shí)A/D數(shù)據(jù)采集砹計(jì)實(shí)現(xiàn)方案。重點(diǎn)分析硬件接口電路
2019-06-19 05:00:06
本節(jié)繼續(xù)講解PCB設(shè)計(jì)中差分信號(hào)的規(guī)則設(shè)置。差分信號(hào)的規(guī)則可以在電氣規(guī)則下面建立，也可以在物理規(guī)則下面建立；電氣規(guī)則下建立的差分信號(hào)規(guī)則是全局性的，不受區(qū)域規(guī)則的約束，在BGA等需要密集出線的地方
2017-08-15 10:27:49
根據(jù)電力監(jiān)控系統(tǒng)的要求，提出一種基于FPGA技術(shù)的多路交流信號(hào)采集與處理系統(tǒng)的設(shè)計(jì)方法。分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案，以及各個(gè)功能
2009-05-16 14:47:58
27 本文介紹了一種基于FPGA 的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，描述了系統(tǒng)的主要組成及FPGA 的實(shí)現(xiàn)方法。在硬件上FPGA 采用ACEX1K100 器件，用于實(shí)現(xiàn)A/D 轉(zhuǎn)換器的控制電路、多路
2009-12-19 16:02:3350 為了節(jié)約PCB板空間，充分靈活利用FPGA內(nèi)部資源，對(duì)FPGA內(nèi)置差分信號(hào)匹配終端進(jìn)行研究。根據(jù)差分信號(hào)阻抗匹配的基礎(chǔ)理論，在自制的PCB電路板上利用差分信號(hào)線傳遞時(shí)鐘和圖像數(shù)據(jù)
2011-01-04 17:07:1340 本文提供的方式有效地解決了這個(gè)問(wèn)題，既簡(jiǎn)化了前端信號(hào)調(diào)理電路的復(fù)雜度，又充分利用了A／D轉(zhuǎn)換器的輸入電壓動(dòng)態(tài)范圍和量化位數(shù)優(yōu)勢(shì)，實(shí)現(xiàn)了對(duì)多路模擬信號(hào)的自適應(yīng)采集，對(duì)其他信號(hào)采集系統(tǒng)也具有一定的借鑒意義。
2011-01-14 23:27:551366 
摘要：本文介紹了一種基于TMS320VC5416的多路加速采集與處理系統(tǒng)的設(shè)計(jì)方法。該系統(tǒng)采用AD73360作為數(shù)據(jù)采集前端，通過(guò)DSP的MCBSP和AD73360級(jí)聯(lián)，可實(shí)現(xiàn)多路模擬加速信號(hào)的實(shí)時(shí)采集和處理。 關(guān)鍵詞：TMS320VC5416;AD73360;加速度;數(shù)據(jù)處理
2011-03-02 00:03:32107 研究了能夠同時(shí)對(duì)多路 光電編碼器 脈沖信號(hào)進(jìn)行細(xì)分、計(jì)數(shù)以及傳輸?shù)臄?shù)據(jù)采集處理系統(tǒng)。提出了以高度集成的FPGA芯片為核心的設(shè)計(jì)方式，實(shí)現(xiàn)6路光電編碼器信號(hào)的同步實(shí)時(shí)處理。坐
2011-08-18 16:33:1590 本課題基于關(guān)節(jié)臂式坐標(biāo)測(cè)量機(jī)的研制需要，研究了 光柵傳感器 輸出信號(hào)的特點(diǎn)和FPGA開(kāi)發(fā)技術(shù)，以FPGA為載體，設(shè)計(jì)了一個(gè)基于FPGA的多路光柵數(shù)據(jù)采集系統(tǒng)。 本文主要介紹了光柵傳感
2011-08-18 16:34:5578 本文提出的基于FPGA的空間電場(chǎng)信號(hào)采集系統(tǒng)應(yīng)用于探空火箭有效載荷——箭載電場(chǎng)儀探頭后端信號(hào)采集與處理部分，也可以為地面電場(chǎng)儀處理電場(chǎng)信號(hào)提供服務(wù)。該方案解決了電場(chǎng)信號(hào)
2012-12-27 11:39:423342 基于TMS320LF2407的電力暫態(tài)信號(hào)采集系統(tǒng)
2016-05-06 16:43:399 于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。
2016-05-10 13:45:2841 基于FPGA的多路數(shù)據(jù)實(shí)時(shí)采集與傳輸系統(tǒng)_馮希辰
2017-01-08 10:30:293 針對(duì)機(jī)械設(shè)備運(yùn)行中的振動(dòng)監(jiān)控，設(shè)計(jì)振動(dòng)信號(hào)采集系統(tǒng)，提出了一種基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)的設(shè)計(jì)方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號(hào)調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計(jì)，同時(shí)對(duì)A/D采樣的控制邏輯進(jìn)行了討論。經(jīng)試驗(yàn)驗(yàn)證表明，該系統(tǒng)可達(dá)到采樣率10 K每秒、采集精度16位，能夠滿(mǎn)足實(shí)時(shí)性和精度要求。
2017-11-17 11:04:385990 
為了實(shí)現(xiàn)對(duì)58路模擬信號(hào)進(jìn)行不同頻率的采集，設(shè)計(jì)了一種以現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）為核心的多路模擬信號(hào)采集模塊。該模塊采用FPGA芯片XC2S30作為系統(tǒng)的核心控制器件來(lái)實(shí)現(xiàn)對(duì)A／D轉(zhuǎn)換器的控制
2018-10-12 16:15:2124 設(shè)計(jì)了一種基于 TI DSP TMS320C6713B 和ALtera Cyclone 系列FPGA 的數(shù)據(jù)采集模塊，使用FPGA 做多路串行AD 器件的信號(hào)采集控制和數(shù)據(jù)緩沖，同時(shí)利用DSP
2019-03-05 16:30:2916 提出了一種基于FPGA+ARM的多路視頻采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法。該視頻采集系統(tǒng)不僅能對(duì)多路快速變化的視頻信號(hào)進(jìn)行采集和處理，而且能應(yīng)用為系統(tǒng)信號(hào)發(fā)生設(shè)備．系統(tǒng)采用FPGA為核心高速時(shí)序邏輯控制
2019-11-19 15:51:4221 主要介紹基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)的設(shè)計(jì)。該系統(tǒng)主要包括軟件和硬件兩部分：硬件主要采用FPGA芯片，AD7982—1，ADG406和運(yùn)放AD824來(lái)搭建硬件平臺(tái)；軟件包括FPGA程序
2021-02-02 15:52:345
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論