dsp系統(tǒng)的特點(diǎn)是什么_dsp系統(tǒng)硬件設(shè)計(jì)過(guò)程都有哪些步驟

　　dsp系統(tǒng)的特點(diǎn)是什么

　　數(shù)字信號(hào)處理有別于普通的科學(xué)計(jì)算與分析，它強(qiáng)調(diào)運(yùn)算處理的實(shí)時(shí)性，因此DSP除了具備普通微處理器所強(qiáng)調(diào)的高速運(yùn)算和控制功能外，針對(duì)實(shí)時(shí)數(shù)字信號(hào)處理，在處理器結(jié)構(gòu)、指令系統(tǒng)、指令流程上具有許多新的特征，其特點(diǎn)如下：

　　算術(shù)單元

　　具有硬件乘法器和多功能運(yùn)算單元，硬件乘法器可以在單個(gè)指令周期內(nèi)完成乘法操作，這是DSP區(qū)別于通用的微處理器的一個(gè)重要標(biāo)志。多功能運(yùn)算單元可以完成加減、邏輯、移位、數(shù)據(jù)傳送等操作。新一代DSP內(nèi)部甚至還包含多個(gè)并行的運(yùn)算單元，以提高其處理能力。針對(duì)濾波、相關(guān)、矩陣運(yùn)算等需要大量乘和累加運(yùn)算的特點(diǎn)，DSP的算術(shù)單元的乘法器和加法器，可以在一個(gè)時(shí)鐘周期內(nèi)完成相乘、累加兩個(gè)運(yùn)算。近年出現(xiàn)的一些DSP如ADSP2106X、DSP96000系列DSP可以同時(shí)進(jìn)行乘、加、減運(yùn)算，大大加快了FFT的蝶形運(yùn)算速度。

　　總線結(jié)構(gòu)

　　傳統(tǒng)的通用處理器采用統(tǒng)一的程序和數(shù)據(jù)空間、共享的程序和數(shù)據(jù)總線結(jié)構(gòu)，即所謂的馮。諾依曼結(jié)構(gòu)。DSP普遍采用了數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或者改進(jìn)的哈佛結(jié)構(gòu)，極大地提高了指令執(zhí)行速度。片內(nèi)的多套總線可以同時(shí)進(jìn)行取指令和多個(gè)數(shù)據(jù)存取操作，許多DSP片內(nèi)嵌有DMA控制器，配合片內(nèi)多總線結(jié)構(gòu)，使數(shù)據(jù)塊傳送速度大大提高。

　　專用尋址單元

　　DSP面向數(shù)據(jù)密集型應(yīng)用，伴隨著頻繁的數(shù)據(jù)訪問(wèn)，數(shù)據(jù)地址的計(jì)算也需要大量時(shí)間。DSP內(nèi)部配置了專用的尋址單元，用于地址的修改和更新，它們可以在尋址訪問(wèn)前或訪問(wèn)后自動(dòng)修改內(nèi)容，以指向下一個(gè)要訪問(wèn)的地址。地址的修改和更新與算術(shù)單元并行工作，不需要額外的時(shí)間。DSP的地址產(chǎn)生器支持直接尋址、間接尋址操作，大部分DSP還支持位反轉(zhuǎn)尋址（用于FFT算法）和循環(huán)尋址（用于數(shù)字濾波算法）。

　　片內(nèi)存儲(chǔ)器

　　針對(duì)數(shù)字信號(hào)處理的數(shù)據(jù)密集運(yùn)算的需要，DSP對(duì)程序和數(shù)據(jù)訪問(wèn)的時(shí)間要求很高，為了減小指令和數(shù)據(jù)的傳送時(shí)間，許多DSP內(nèi)部集成了高速程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，以提高程序和數(shù)據(jù)訪問(wèn)存儲(chǔ)器的速度。

　　流水處理技術(shù)

　　DSP大多采用流水技術(shù)，即將一條指令的執(zhí)行過(guò)程分解成取指、譯碼、取數(shù)、執(zhí)行等若干個(gè)階段，每個(gè)階段稱為一級(jí)流水。每條指令都由片內(nèi)多個(gè)功能單元分別完成取指、譯碼、取數(shù)、執(zhí)行等操作，從而在不提高時(shí)鐘頻率的條件下減少了每條指令的執(zhí)行時(shí)間。

　　dsp系統(tǒng)硬件設(shè)計(jì)過(guò)程都有哪些步驟

　　DSP硬件設(shè)計(jì)包括：硬件方案設(shè)計(jì)、DSP及周邊器件選型、原理圖設(shè)計(jì)、PCB設(shè)計(jì)及仿真、硬件調(diào)試等。前一講我們?cè)敿?xì)講述了硬件方案設(shè)計(jì)、DSP及周邊器件選型兩部分內(nèi)容，本講詳細(xì)講述原理圖設(shè)計(jì)、PCB設(shè)計(jì)、硬件調(diào)試等內(nèi)容。以期共享設(shè)計(jì)的經(jīng)驗(yàn)，并能夠提高大家的設(shè)計(jì)效率。

　　1、系統(tǒng)資源規(guī)劃

　　硬件設(shè)計(jì)的前提需要做的一件事是對(duì)整個(gè)系統(tǒng)的資源進(jìn)行規(guī)劃，最終得到系統(tǒng)的資源分配表，即MemoryMap。表1提供了一個(gè)用TMS320DM642設(shè)計(jì)的圖像處理系統(tǒng)的地址映射表。

　　通過(guò)表1我們可以清晰地看到程序空間、數(shù)據(jù)空間、圖像輸入口等資源的地址。經(jīng)過(guò)對(duì)系統(tǒng)資源的規(guī)劃，我們的硬件設(shè)計(jì)才能夠有整體的規(guī)劃，不然設(shè)計(jì)出來(lái)的原理圖就是非常盲目的“無(wú)源之水”。

　　2、硬件原理圖設(shè)計(jì)

　　DSP的芯片廠家在設(shè)計(jì)出每一種DSP芯片時(shí)一般都提供了相應(yīng)的EVM（評(píng)估板）參考原理圖設(shè)計(jì)，大家可以通過(guò)網(wǎng)絡(luò)免費(fèi)下載，或通過(guò)購(gòu)買原裝的EVM板得到。詳細(xì)的針對(duì)某一個(gè)板的原理我們就不細(xì)講解，根據(jù)作者多年從事DSP設(shè)計(jì)的經(jīng)驗(yàn)把設(shè)計(jì)中的技巧總結(jié)出來(lái)與大家分享。

　　硬件設(shè)計(jì)時(shí)，應(yīng)重點(diǎn)注意以下幾點(diǎn)。

　?。?）時(shí)鐘電路。DSP時(shí)鐘可由外部提供，也可由板上的晶振提供。但一般DSP系統(tǒng)中經(jīng)常使用外部時(shí)鐘輸入，因?yàn)槭褂猛獠繒r(shí)鐘時(shí)，時(shí)鐘的精度高、穩(wěn)定性好、使用方便。由于DSP工作是以時(shí)鐘為基準(zhǔn)，如果時(shí)鐘質(zhì)量不高，那么系統(tǒng)的可靠性、穩(wěn)定性就很難保證。因此，若采用外部時(shí)鐘，選擇晶振時(shí)應(yīng)對(duì)其穩(wěn)定性、毛刺做全面的檢驗(yàn)，以便DSP系統(tǒng)可靠地工作。

　?。?）復(fù)位電路。應(yīng)同時(shí)設(shè)計(jì)上電復(fù)位電路和人工復(fù)位電路，在系統(tǒng)運(yùn)行中出現(xiàn)故障時(shí)可方便地人工復(fù)位。對(duì)于復(fù)位電路，一方面應(yīng)確保復(fù)位低電平時(shí)間足夠長(zhǎng)（一般需要20ms以上），保證DSP可靠復(fù)位；另一方面應(yīng)保證穩(wěn)定性良好，防止DSP誤復(fù)位。

　?。?）在DSP電路中，對(duì)所有的輸入信號(hào)必須有明確的處理，不能懸浮或置之不理。尤其要注意的是：若設(shè)計(jì)中沒(méi)用到不可屏蔽硬件中斷NMI，則硬件設(shè)計(jì)時(shí)應(yīng)確保將其相應(yīng)引腳拉高，否則程序運(yùn)行時(shí)會(huì)出現(xiàn)不可預(yù)料的結(jié)果；若設(shè)計(jì)中用到NMI，也應(yīng)在程序正常執(zhí)行階段置其相應(yīng)引腳為高電平。

　　3、高頻PCB設(shè)計(jì)

　　數(shù)字器件正朝著高速、低耗、小體積、高抗干擾性的方向發(fā)展，這一發(fā)展趨勢(shì)對(duì)印刷電路板的設(shè)計(jì)提出了很多新要求。作者根據(jù)多年在硬件設(shè)計(jì)工作中的經(jīng)驗(yàn)，總結(jié)一些高頻布線的技巧，供大家參考。

　?。?）高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段。

　?。?）高速電路器件管腳間的引線彎折越少越好。高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45°折線或圓弧轉(zhuǎn)折，滿足這一要求可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合。

　　（3）高頻電路器件管腳間的引線越短越好。

　　（4）高頻電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”是指元件連接過(guò)程中所用的過(guò)孔（Via）越少越好，據(jù)測(cè)，一個(gè)過(guò)孔可帶來(lái)約0.5pF的分布電容，減少過(guò)孔數(shù)能顯著提高速度。

　　（5）高頻電路布線要注意信號(hào)線近距離平行走線所引入的“交叉干擾”，若無(wú)法避免平行分布，可在平行信號(hào)線的反面布置大面積“地”來(lái)大幅度減少干擾。同一層內(nèi)的平行走線幾乎無(wú)法避免，但是在相鄰的兩個(gè)層，走線的方向務(wù)必取為相互垂直。

　?。?）對(duì)特別重要的信號(hào)線或局部單元實(shí)施地線包圍的措施，即繪制所選對(duì)象的外輪廓線。利用此功能，可以自動(dòng)地對(duì)所選定的重要信號(hào)線進(jìn)行所謂的“包地”處理，當(dāng)然，把此功能用于時(shí)鐘等單元局部進(jìn)行包地處理對(duì)高速系統(tǒng)也將非常有益。

　?。?）各類信號(hào)走線不能形成環(huán)路，地線也不能形成電流環(huán)路。

　　（8）每個(gè)集成電路塊的附近應(yīng)設(shè)置一個(gè)高頻去耦電容。

　?。?）模擬地線、數(shù)字地線等接往公共地線時(shí)要用高頻扼流環(huán)節(jié)。在實(shí)際裝配高頻扼流環(huán)節(jié)時(shí)用的往往是中心孔穿有導(dǎo)線的高頻鐵氧體磁珠，在電路原理圖上對(duì)它一般不予表達(dá)，由此形成的網(wǎng)絡(luò)表（netlist）就不包含這類元件，布線時(shí)就會(huì)因此而忽略它的存在。針對(duì)此現(xiàn)實(shí)，可在原理圖中把它當(dāng)做電感，在PCB元件庫(kù)中單獨(dú)為它定義一個(gè)元件封裝，布線前把它手工移動(dòng)到靠近公共地線匯合點(diǎn)的合適位置上。

　　（10）模擬電路與數(shù)字電路應(yīng)分開(kāi)布置，獨(dú)立布線后應(yīng)單點(diǎn)連接電源和地，避免相互干擾。

　?。?1）DSP、片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器接入電源前，應(yīng)加濾波電容并使其盡量靠近芯片電源引腳，以濾除電源噪聲。另外，在DSP與片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器等關(guān)鍵部分周圍建議屏蔽，可減少外界干擾。

　?。?2）片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器應(yīng)盡量靠近DSP芯片放置，同時(shí)要合理布局，使數(shù)據(jù)線和地址線長(zhǎng)短基本保持一致，尤其當(dāng)系統(tǒng)中有多片存儲(chǔ)器時(shí)要考慮時(shí)鐘線到各存儲(chǔ)器的時(shí)鐘輸入距離相等或可以加單獨(dú)的可編程時(shí)鐘驅(qū)動(dòng)芯片。對(duì)于DSP系統(tǒng)而言，應(yīng)選擇存取速度與DSP相仿的外部存儲(chǔ)器，不然DSP的高速處理能力將不能充分發(fā)揮。DSP指令周期為納秒級(jí)，因而DSP硬件系統(tǒng)中最易出現(xiàn)的問(wèn)題是高頻干擾，因此在制作DSP硬件系統(tǒng)的印制電路板（PCB）時(shí)，應(yīng)特別注意對(duì)地址線和數(shù)據(jù)線等重要信號(hào)線的布線要做到正確合理。布線時(shí)盡量使高頻線短而粗，且遠(yuǎn)離易受干擾的信號(hào)線，如模擬信號(hào)線等。當(dāng)DSP周圍電路較復(fù)雜時(shí)，建議將DSP及其時(shí)鐘電路、復(fù)位電路、片外程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器制作成最小系統(tǒng)，以減少干擾。

　?。?3）當(dāng)本著以上原則，熟練設(shè)計(jì)工具的使用技巧以后，經(jīng)過(guò)手工布線完成后，高頻電路為了提高系統(tǒng)的靠性和可生產(chǎn)性，一般都需要利用高級(jí)的PCB仿真軟件進(jìn)行仿真。