測試配置 - 主流DSP存儲器測試方法學(xué)習(xí)指南：TI KeyStone

　　4.2 測試配置

　　測試代碼中有多個(gè)宏參數(shù)可以用來對測試進(jìn)行配置。

　　數(shù)據(jù)測試填充的數(shù)值在“DSP_core_mem_test.c”中定義如下。用戶可以在這里添加，刪除或修改填充的數(shù)值。

　　unsigned long long ulDataPatternTable[ ] = {

　　0x0000000000000000，

　　0xffffffffffffffff，

　　0xaaaaaaaaaaaaaaaa，

　　0x5555555555555555，

　　0xcccccccccccccccc，

　　0x3333333333333333，

　　0xf0f0f0f0f0f0f0f0，

　　0x0f0f0f0f0f0f0f0f，

　　0xff00ff00ff00ff00，

　　0x00ff00ff00ff00ff

　　};

　　本文介紹的三個(gè)主要測試算法可以通用以下在“DSP_core_mem_test.c”和“DMA_mem_test.c”中定義的宏開關(guān)使能或禁用?！?”表示使能，“0”表示禁用。

　　#define BIT_PATTERN_FILLING_TEST 1

　　#define ADDRESS_TEST 1

　　#define BIT_WALKING_TEST 1

　　每個(gè)存儲器都可以通過“KeyStone_mem_test_main.c”中定義的宏開關(guān)控制是否被測試。

　　#define LL1_MEM_TEST 1

　　#define OTHER_L1_TEST 1

　　#define LL2_MEM_TEST 1

　　#define OTHER_L2_TEST 1

　　#define SL2_MEM_TEST 1

　　#define EXTERNAL_MEM_TEST 1

　　是否用DSP 和或DMA 測試存儲器也可以通過“KeyStone_mem_test_main.c”中定義的宏開關(guān)控制。

　　#define TEST_BY_DSP_CORE 1

　　#define TEST_BY_DMA 1

　　這個(gè)測試工程是在TI 的評估板上實(shí)現(xiàn)的。如果要在用戶真實(shí)的板子上運(yùn)行，需要根據(jù)板子的設(shè)計(jì)在“KeyStone_DDR_Init.c”中修改相應(yīng)的DDR 參數(shù)。PLL 倍頻系數(shù)也可能需要在調(diào)用KeyStone_main_PLL_init（）的代碼中修改。

　　要讓這些修改后的配置生效，測試工程必須被重新編譯。由于測試工程用到了CSL （Chip SupportLibrary）中的頭文件，在重編之前可能還需要重新指定CSL 的包含路徑。

　　4.3 測試時(shí)間

　　測試花的時(shí)間主要取決于存儲器大小，DSP 和存儲器速度。表3 列出了本文介紹的所有存儲器測試在TI 的評估板（EVM）上測試所花的時(shí)間。

　　表3 在EVM 板上的測試時(shí)間

　　總線測試花的時(shí)間只有幾百微秒，而存儲單元全空間測試花的時(shí)間很多。其中，超過90%的時(shí)間都花在對DDR 的測試上。

　　對存儲單元的數(shù)據(jù)測試，地址測試，和走比特測試所花的時(shí)間的比例大概是10:1：64，因?yàn)閿?shù)據(jù)測試寫讀了10 個(gè)不同的值，地址測試寫讀了1 個(gè)值，而走比特測試寫讀了64 個(gè)值。

　　用戶可以根據(jù)測試時(shí)間的要求選用不同的測試用例。一般可能有三種組合：

　　1. 用毫秒級的時(shí)間做簡單快速的總線測試。

　　2. 用秒級時(shí)間做全存儲器空間的基本測試。測試用例包括總線測試和地址測試。

　　3. 用幾分鐘甚至幾十分鐘做全存儲器空間的完善測試，執(zhí)行本文介紹的所有測試用例。

　　本文選自電子發(fā)燒友網(wǎng)6月《智能工業(yè)特刊》Change The World欄目，轉(zhuǎn)載請注明出處！
?