基于DSP的抖動測量的方案設(shè)計

引言

　　抖動（jitter）會使數(shù)字電路的傳輸性能惡化，由于信號上升沿或是下降沿在時間軸上的正確位置被取代，在數(shù)據(jù)再生的時候，數(shù)據(jù)比特流中就會引入錯誤。在合并了緩沖存儲器和相位比較器的數(shù)字儀表中，由于數(shù)據(jù)溢出或是損耗，錯誤就會引入到數(shù)字信號中。此外，在數(shù)模變換電路中，時鐘信號的相位調(diào)制會使恢復(fù)出的采樣信號惡化，這在傳輸編碼的寬帶信號時會造成問題。

　　1 抖動的分類

　　抖動分為系統(tǒng)抖動和隨機抖動。

　?。?）系統(tǒng)抖動是在信號再生電路時間上不準(zhǔn)，或是碼是串?dāng)_，或是在幅頻轉(zhuǎn)換中的不準(zhǔn)確的電纜均衡造成的。系統(tǒng)抖動取決于系統(tǒng)的性能。

　?。?）隨機抖動來源于內(nèi)部或是外部的干擾信號，如噪聲、串?dāng)_、反射等。隨機抖動與傳輸信號的系統(tǒng)無關(guān)。

　　系統(tǒng)抖動與不同的脈沖再生電路的脈沖的模式有關(guān)，會連續(xù)地積累。隨機抖動則與脈沖再生電路的脈沖模式無關(guān)，而且也不會連續(xù)地積累；在大多數(shù)低速率的數(shù)字系統(tǒng)中，系統(tǒng)抖動占主導(dǎo)地位；而在高速系統(tǒng)中，隨機抖動變得越來越重要，甚至?xí)紦?jù)主導(dǎo)地位。

　　干擾性的抖動可以利用信號再生電路劃中利用“去抖動”電路來減弱其影響。這種“去抖動”電路來減弱其影響。這種“去抖動”電路包括了一個帶有窄帶相位平滑電路的信號緩沖器。信號再生電路只能將抖動頻率高于時鐘再生電路的截止頻率的抖動成分減小，而低頻的抖動成分則仍然會出現(xiàn)在輸出信號或是信號再生電路中。在這種情況下，抖動被傳輸?shù)捷敵鲂盘栔?，信號再生電路此時就象是一個低通濾波器。

　　2 抖動測量方法

　　傳統(tǒng)的抖動測量采用模擬測試的方法。圖1給出了傳統(tǒng)模擬測量方法的原理框圖，它是將數(shù)據(jù)信號與基準(zhǔn)時鐘信號相比較，使用相位探測器的平均輸出。模擬測量方法帶來了很多問題，這都是因為相位探測器將相位表達(dá)成一個模擬電壓引起的。

?

　　2.1 用模擬方法測試抖動的缺點

　　a 時鐘恢復(fù)限制了抖動測量的帶寬；

　　b 時間恢復(fù)由于自由運行頻率的偏移引入了抖動噪聲；

　　c 大動態(tài)范圍要求大頻率分割，導(dǎo)致產(chǎn)生了起出相位探測器范圍的低頻脈沖，進(jìn)一步限制了測量的帶寬；

　　d 模擬電壓受制于由噪聲和寄生電容產(chǎn)生的負(fù)面影響；

　　e 模擬電壓的范圍受制于電源電壓的范圍；

　　f 基準(zhǔn)恢復(fù)由于其帶寬小獲得鎖相很慢。

　　隨著DSP技術(shù)、ADC應(yīng)用技術(shù)和ASIC技術(shù)的發(fā)展，抖動分析跟隨著科技從模擬到數(shù)字的轉(zhuǎn)變進(jìn)程，發(fā)展了基于數(shù)字分析的抖動測量方法?；跀?shù)字的抖動分析方法有先進(jìn)得多的特性，能使工程師們?yōu)橄乱淮O(shè)計的測試和分析作更充分的準(zhǔn)備。

　　下面圖2給出了基于數(shù)字分析的抖動測量方法的原理框圖。這里的目標(biāo)是將每個NRZ沿用二進(jìn)制數(shù)作時間標(biāo)記，其中計數(shù)器最低位（LSB）權(quán)值就是時間間隔分辨率。時間間隔計數(shù)器完成時間標(biāo)記功能，通過數(shù)字處理標(biāo)記出抖動大小，再經(jīng)過數(shù)字濾波器提供抖動測量所需的高通和低通濾波。在濾波過程中，可實現(xiàn)分辨率中兩個最佳位。抖動得到進(jìn)一步的處理以檢測峰峰值、真有效值或其它參數(shù)，比如頻譜容量。

?

　　2.2 數(shù)字化的抖動測量的優(yōu)點

　　a 具有更寬的帶寬和更低的噪聲，因為它不需要時鐘恢復(fù)。

　　b 具有更寬的帶寬和更光滑的頻率響應(yīng)，因為數(shù)字相位探測器將每個NRZ沿以時間標(biāo)記（不需要對模擬脈沖作平均處理）。

　　c 具有更低的抖動噪聲，因為數(shù)字時間標(biāo)記不受噪聲的影響。

　　d 增益誤差率只有0.01%，因為信號處理是完全數(shù)字化的。

　　e 動態(tài)范圍超過4000UIp-p，同時保持0.01UI的分辨率。

　　f 測量時沒有延時，因為不使用鎖相環(huán)信號去獲取時鐘。