電子發(fā)燒友App
01 時鐘系統(tǒng)
1.1 時鐘系統(tǒng)的作用
Stm32芯片中有大量的電路模塊，時鐘系統(tǒng)提供一個頻率信號為電路模塊提供統(tǒng)一的節(jié)拍，使電路模塊能有序工作，最終達到控制電路的目的。
圖1.1 晶振頻率圖
1.2 時鐘周期的關(guān)系
時鐘：為Stm32提供統(tǒng)一的節(jié)拍，形象的稱時鐘是單片機的心臟。
時鐘周期：又名振蕩周期，一個高低電平(0或1)所需要的時間。
指令周期：CPU從存儲器中取出并執(zhí)行一條指令所需的全部時間(取指、譯碼與執(zhí)行三部分時間)。
機器周期：執(zhí)行一個動作的時間周期，如取指令、存儲器讀、存儲器寫等，這每一項工作稱為一個基本操作。完成一個基本操作所需要的時間稱為機器周期。
圖1.2 指令周期圖
02 Stm32的時鐘源
2.1 Stm32時鐘樹
由外部晶體振蕩器提供時鐘輸入，最終轉(zhuǎn)換為多個外部設(shè)備的周期性運作。這種時鐘“能量”的傳遞路徑猶如大樹的養(yǎng)分由主干流向分支，因此稱為時鐘樹。理解系統(tǒng)時鐘的大小如何獲得（分頻與倍頻），其他外設(shè)的時鐘又如何劃分，可以通過一張時鐘樹圖找到答案，只要理解好時鐘樹，Stm32一切時鐘的來龍去脈就會非常清楚。
圖2.1 Stm32時鐘樹圖
2.2 時鐘源的分類
Stm32有兩類時鐘源，一種是以晶振的內(nèi)置與外置來分別，另一種以時鐘的速度來區(qū)分，并由此分為如下四種類型。
圖2.2 時鐘源分類圖
2.2.1 內(nèi)置低速時鐘LSI
從內(nèi)部RC振蕩器產(chǎn)生，頻率為40khz，也是主要提供給實時時鐘模塊，同時LSI時鐘擔當一個低功耗時鐘源，為獨立看門狗和自動喚醒單元提供時鐘，它可以在停機和待機模式下保持運行。
圖2.3 內(nèi)置低速時鐘LSI
2.2.2 外置低速時鐘LSE
以低速外部晶振(低速外部石英晶體或陶瓷諧振器)作為時鐘源，主要是提供給實時時鐘模塊或者為其他定時功能提供一個低功耗且精確的時鐘源(RTC時鐘源），所以一般選用32.768khz的石英晶振，該頻率下定時器方便取整。
圖2.4 外置低速時鐘LSE
2.2.3 高速內(nèi)部時鐘HSI
以內(nèi)部RC振蕩器產(chǎn)生，頻率為8Mhz，優(yōu)點是成本低且啟動速度快，但相較于外部時鐘不穩(wěn)定，精度較差。如果HSE晶體振蕩器失效，HSI時鐘會被作為備用時鐘源。
圖2.5 高速內(nèi)部時鐘HSI
2.2.4 外置高速時鐘HSE
以外部晶振作為時鐘源，晶振頻率可取范圍為4~16Mhz,一般采用8Mhz的晶振，為系統(tǒng)提供更為精確的主時鐘。
圖2.6 外置高速時鐘HSE
03 HSE、HSI和PLL的使能
3.1 系統(tǒng)時鐘源的使能
Stm32的時鐘源主要有： 內(nèi)部時鐘、外部時鐘、鎖相環(huán)倍頻輸出時鐘。內(nèi)部時鐘、外部時鐘又分為高速時鐘、低速時鐘。系統(tǒng)時鐘源sysclk的時鐘由HSE、HSI、PLL三個時鐘提供，具體在RCC_CFGR寄存器中配置。
圖3.1 系統(tǒng)時鐘源的使能
PLL鎖相環(huán)倍頻輸出時鐘又主PLL時鐘、PLLI2S時鐘。PLL時鐘來源可以有兩個：一個是HSE,另一個是HSI/2。由時鐘配置寄存器CFGR的位16，即PLLSRC設(shè)置具體用哪個。HSI是內(nèi)部高速的時鐘信號，頻率為8MHz，這里我們選擇HSE作為PLL的時鐘來源。
3.2 系統(tǒng)時鐘的設(shè)置步驟
(1) 開機后，先讓系統(tǒng)啟動起來，由于HSI的啟動速度快，所以先啟動內(nèi)部HSI待系統(tǒng)穩(wěn)定后再切高速時鐘源。
(2) 系統(tǒng)啟動后，切換系統(tǒng)時鐘的時鐘源為HSE。切換時要注意，先關(guān)閉時鐘相關(guān)的中斷，防止中斷破壞時鐘源的切換。
(3) 設(shè)置HSE的信號源，外部晶振不旁路，然后開啟HSE，并等待HSE穩(wěn)定；HSE穩(wěn)定后，配置Stm32工作于高性能模式下，配置PWR_CR寄存器。
(4) 配置AHB、APB1和APB2的分頻系數(shù)；配置PLL的分頻、倍頻系數(shù)，然后開啟PLL，等待PLL輸出穩(wěn)定。
(5) 配置指令預(yù)取、指令cache、數(shù)據(jù)cache等使能；選擇主PLL為系統(tǒng)時鐘，并等待其穩(wěn)定。
04 鎖相環(huán)PLL的內(nèi)部結(jié)構(gòu)
4.1 鎖相環(huán)內(nèi)部結(jié)構(gòu)
PLL是鎖相環(huán)，用于倍頻輸出，因為開發(fā)板外部高速晶振也只有8M，如果要使芯片的最大時鐘頻率是72M，可通過PLL鎖相環(huán)來倍頻。它是由HSL或者HSI驅(qū)動產(chǎn)生的一個時鐘，先經(jīng)過分頻器M，再經(jīng)過倍頻器N，再經(jīng)過分頻器P出來，形成PLL時鐘源，供給外設(shè)或者系統(tǒng)時鐘使用的。
圖4.1 PLL的時鐘結(jié)構(gòu)圖
圖4.2 鎖相環(huán)原理圖
PLL計算公式 : x=f / m * n / p；
x為PLL頻率，f為輸入時鐘源（HSL、HSI）時鐘頻率，m、p為分頻器，n為倍頻器。
05 眾多時鐘的分配
5.1 時鐘的分配
因為Stm32的外設(shè)繁多，外設(shè)的運作所需要的最佳時鐘各不相同，如果所有時鐘同時運行會給MCU帶來極大的負載，所以Stm32采取的時鐘管理方式是——隨用隨開。
圖5.1 時鐘分配原理圖
(1) 送給AHB總線（Advanced Hight Bus高級高性能總線）如內(nèi)核、內(nèi)存和DMA使用的HCLK時鐘。
(2) Systick時鐘
8分頻后給Stm32的系統(tǒng)定時器作為時鐘源。
(3) CPU主頻
給Cortex的自由運行時鐘FCLK，用來采樣中斷和為調(diào)試模塊計時。
(4) 送給APB1（Advanced Peripheral Bus先進外設(shè)低速總線）低速預(yù)分頻器APB1。
(5) 送給APB2（Advanced Peripheral Bus先進外設(shè)高速總線）高速預(yù)分頻器APB2。
圖5.2 AHB的時鐘結(jié)構(gòu)
5.2 最終時鐘外設(shè)分配
最開始的節(jié)拍通過圖5.1的時鐘流程走下來，經(jīng)歷了一系列的分頻和倍頻，得到了幾個與我們開發(fā)密切相關(guān)的時鐘。
(1) SYSCLK：系統(tǒng)時鐘，是Stm32大部分器件的時鐘來源，主要由AHB預(yù)分頻器分配到各個部件。
(2) HCLK：由AHB預(yù)分頻器直接輸出得到，它是高速總線AHB的時鐘信號，提供給存儲器，DMA及Cortex內(nèi)核，是Cortex內(nèi)核運行的時鐘，CPU主頻就是這個信號。
(3) FCLK：由AHB輸出得到，是內(nèi)核的“自由運行時鐘”?！白杂伞北憩F(xiàn)在它不來自時鐘HCLK。因此在HCLK停止時FCLK也可以繼續(xù)運行，也就是說，即使CPU休眠了，也能夠采樣到外部中斷和跟蹤休眠事件，低功耗模式下使用。
(4) PCLK1：外設(shè)時鐘，由APB1分頻得到，最大可為72Mhz，提供給APB1總線上的外設(shè)使用。
(5) PCLK2：外設(shè)時鐘，由APB2預(yù)分頻輸出得到，最大為72Mhz，提供給APB2總線上的外設(shè)。
06 APB1和APB2總線上掛接的模塊
6 APB1和APB2總線上掛接的模塊
總線是嵌入式系統(tǒng)主機部件之間傳送信息的公用通道，物理上對應(yīng)一組組導(dǎo)線（地址總線，數(shù)據(jù)總線，控制總線），CPU、內(nèi)存、輸入輸出、各種外設(shè)之間的比特信息都在這些總線上傳輸，Stm32微處理器的總線有兩類，分別是AHB和APB。
AHB先進高性能總線是一種系統(tǒng)總線，主要用于高性能模塊（如CPU、D MA和DSP等）之間的連接。AHB系統(tǒng)由主模塊、從模塊和基礎(chǔ)結(jié)構(gòu)3部分組成，整個AHB總線上的傳輸都由主模塊發(fā)出，由從模塊回應(yīng)。
APB是先進外設(shè)總線，是一種外圍總線，APB主要用于低帶寬的周邊外設(shè)之間的連接，如USART串口、IO、AD/DA等不需要很高的時鐘頻率的外設(shè)，因此功耗就比較低。
07 應(yīng)用場景
7 應(yīng)用場景
調(diào)節(jié) CPU 的運行頻率，來控制系統(tǒng)的性能與功耗。比較典型的例子就是說手機/筆記本電腦都有高性能模式、平衡模式、低性能模式。
圖7.1 Android的性能模式
圖7.2 Apple的性能模式
08 總結(jié)展望
8 總結(jié)
當我們在拿到一款新的芯片時，查看它的時鐘框圖，可以獲取一些信息，為后面的應(yīng)用芯片準備：
(1) 了解單片機的時鐘系統(tǒng)的時鐘源，及時鐘頻率為多少
(2) 觀察系統(tǒng)時鐘Sysclk由哪幾個時鐘源驅(qū)動
(3) 最后觀察時鐘樹圖了解外設(shè)分別掛在哪個時鐘線或者時鐘源上
工商網(wǎng)監(jiān)
評論