- 基于FPGA的信道化接收機(jī)

圖3中分支上的信號(hào)xk(n)與輸入信號(hào)x(n)，以及分支濾波器Ek(n)與原型低通濾波器h0(n)之間的關(guān)系為：xk(n)=x(nD-k)，Ek(n)=h0(nD+k)k=0，1，…，D-1。所以，進(jìn)入分支上的數(shù)據(jù)與分支濾波器系數(shù)各是輸入信號(hào)和原型低通濾波器系數(shù)的延時(shí)抽取得來(lái)。分支濾波器的長(zhǎng)度定義為多相因子，本系統(tǒng)的多相因子為8。
    多相濾波的原型低通濾波器由MATLAB產(chǎn)生，采用函數(shù)REMEZ優(yōu)化FIR濾波器估計(jì)算法，這里設(shè)計(jì)出來(lái)的濾波器通帶截止頻率為12．5 kHz，過(guò)渡帶寬為11 kHz，阻帶衰減為一100 dB。階數(shù)為16 383階。
    圖3所示的基于多相濾波器組的高效信道化結(jié)構(gòu)，具有以下幾個(gè)優(yōu)點(diǎn)：1)各個(gè)支路共用一個(gè)低通FIR濾波器，減小FPGA用于存儲(chǔ)系數(shù)的RAM資源；2)DFT可以用快速傅里葉變換FFT實(shí)現(xiàn)，提高計(jì)算效率；3)由于采用多相濾波結(jié)構(gòu)，計(jì)算量上極大地減少，可實(shí)現(xiàn)性增強(qiáng)。這些優(yōu)點(diǎn)為信道化結(jié)構(gòu)的工程實(shí)現(xiàn)提供很好途徑。
4 測(cè)試結(jié)果
    系統(tǒng)輸入測(cè)試信號(hào)為單頻正弦信號(hào)，VPP為1 V，信號(hào)經(jīng)過(guò)AD采樣，DDC，信道化后，數(shù)據(jù)結(jié)果經(jīng)過(guò)PCI上傳給PC機(jī)作分析和顯示。
    用Microsoft Visual C++6．0制作的界面中：橫坐標(biāo)是信道號(hào)，縱坐標(biāo)是歸一化功率值(dB)，以數(shù)據(jù)形式顯示的內(nèi)容有：信號(hào)功率最大值對(duì)應(yīng)的信道號(hào)、子信道輸出相對(duì)于輸入幅度的dB值以及相鄰的兩個(gè)信道的dB值。如圖4和圖5所示，輸入信號(hào)頻率分別為70 MHz，70．025 MHz，經(jīng)過(guò)信道化后，在對(duì)應(yīng)的信道號(hào)上都能輸出譜線，頻率分辨率達(dá)到25 kHz。經(jīng)過(guò)多次重復(fù)測(cè)試，系統(tǒng)對(duì)相鄰信道的帶外抑制都達(dá)到55 dB以上。 
 
 

5 結(jié)論
    該系統(tǒng)主要器件包括AD6645、EP2S60，其中AD6654實(shí)現(xiàn)ADC，EP2S60負(fù)責(zé)系統(tǒng)控制、通信、算法實(shí)現(xiàn)，最終來(lái)實(shí)現(xiàn)了信道化接收功能。因此，該系統(tǒng)具有高度的靈活性和很強(qiáng)的通用性，可通過(guò)軟件的重載或升級(jí)完成不同指標(biāo)要求、不同模式的系統(tǒng)結(jié)構(gòu)。在多板連接時(shí)，可以構(gòu)成一個(gè)更大的陣列系統(tǒng)，可以用于DOA和DBF。

STM32/STM8

意法半導(dǎo)體/ST/STM