一文解析DCAP控制器

　　眾所周知，德州儀器一直以來就是排名第一的模擬大廠，其電源控制器和模擬信號鏈產(chǎn)品占據(jù)較大的份額。因此，非常有必要說一說TI的DCAP系列控制器，它被廣泛地應(yīng)用在計算機(jī)、服務(wù)器以及存儲等領(lǐng)域。前面已經(jīng)說過DCAP控制器也是ACOT原理的控制器，TI把它稱為“DirectconnectiontotheoutputCAPacitor”，縮寫為DCAP。

　　圖42DCAP控制器框圖

　　相信看過TI官網(wǎng)資料的朋友一定對這個DCAP控制器框圖很熟悉。它和我們之前搭建的COT控制器的模型基本一致，包含了恒定時間定時器（On-timeTimer）、最小關(guān)斷時間定時器（MinimumOff-timeTimer）、電流過零檢測（Zero-crossingDetection）、以及上下管的驅(qū)動。

　　輸出電壓通過簡單的分壓網(wǎng)絡(luò)做采樣得到含有ESR紋波的反饋信號，反饋信號vfb和參考電壓vref比較，當(dāng)vfb低于vref時，比較器輸出拉高。此時，最小關(guān)斷定時器也需要準(zhǔn)備好，在上一個開關(guān)周期中關(guān)斷階段，當(dāng)PWMlatchQ拉低時，最小關(guān)斷定時器才開始以恒定電流Ioff給Coff充電，當(dāng)Coff電壓大于設(shè)定好的參考電壓時，最小關(guān)斷定時器的比較器輸出一定會拉高。接著往右看，這里多了一個或門，PWMlatchQ是拉低的，最小關(guān)斷定時器的輸出是拉高的，因此或門的輸出在上一個周期的關(guān)斷階段一定是高電平。這個高電平輸入到與門，它會一直等待vfb低于vref，Loop比較器拉高信號的到來。等與門的兩個輸入都為高電平之后，PWMlatch的S拉高，使得PWMlatchQ拉高，從而驅(qū)動上管的驅(qū)動拉高。

　　只不過在這里，PWMlatchQ的高電平信號之后接入了另一個與門，它也需要等待下管關(guān)斷信號結(jié)束，防止上下管的直通，也即是圖中的crossconductioncontrol。同樣地，下管的驅(qū)動信號做了一毛一樣的邏輯處理。

　　恒定導(dǎo)通定時器的控制和之前表述的ACOT一毛一樣，不多言。

　　值得注意的是，ZCD過零檢測部分，與之前介紹的方式比較類似。通過在關(guān)斷階段采樣開關(guān)結(jié)點(diǎn)的電壓，當(dāng)電壓逐漸增大變?yōu)檎妷簳r，比較器翻轉(zhuǎn)，關(guān)斷下管的驅(qū)動信號，從而進(jìn)入DCM模式。想象一下，ZClatch的S端什么時候會拉高呢？S端接入了一個非門，在非門之前的信號就是最小關(guān)斷定時器的輸出和PWMlatchQ輸出的或信號。所以，只有一種，PWMlatchQ和最小關(guān)斷定時器的比較器輸出，兩者都拉低。

　　實(shí)際上，PWMlatchQ控制著最小關(guān)斷定時器Coff電容電壓。Q拉高，Coff電壓被放電至零，最小關(guān)斷定時器的比較器輸出一定是低；Q拉低，Coff電壓被充電，未充到設(shè)定的參考電壓時，最小關(guān)斷定時器的比較器輸出是低，充到設(shè)定的參考電壓時，最小關(guān)斷定時器的比較器輸出為高。所以，只有在最小關(guān)斷定時器充電階段，才滿足上述兩者均拉低的要求。因此可以判定，ZClatchS由Q拉低觸發(fā)，這么做當(dāng)然是為了SW降低到二極管鉗位電壓之后才開始采樣。筆者比較擔(dān)心的是，從Q信號到SW真正拉低至下管的體二極管鉗位電壓時，仍然有比較大的時間延遲。就有可能出現(xiàn)，Q拉低觸發(fā)ZCD檢測開始，而SW還處在從Vin下降的階段，從而引起ZCD信號誤動作。

　　圖43part9中的ZCD邏輯（為了方便表述，再貼一次）

　　細(xì)心的讀者會發(fā)現(xiàn)，（如果跑過我分享的仿真模型）在上一篇的文章圖中，ZCDlatchS的觸發(fā)信號，使用了一個比較投機(jī)取巧的方法。上下管驅(qū)動一定是需要死區(qū)時間的。將下管的PWM信號在delay一定的時間獲得ZCDTrigger信號，將兩者異或，就可以獲得一個從下管PWM開始的脈沖信號。

　　這樣做的好處是，下管PWM開始時刻，足夠保證SW電壓已經(jīng)降低到負(fù)的二極管鉗位電壓。

　　再回頭來看DCAP框圖，ZCDlatchQ拉高，將SW接入過零比較器Zero-crossingComparator與GND比較。當(dāng)SW電壓大于GND時，說明電感電流已經(jīng)過零了，此時需要關(guān)斷下管的PWM信號。而下管的PWM信號與ZCDlatchQ信號是相與關(guān)系，因此只要拉低ZCDlatchQ即可，也即置位ZCDlatchR端。

　　當(dāng)電感電流過零時，過零比較器的輸出與PWMlatchQ信號相或，此時PWMlatchQ信號一定是低電平，則它倆的或門輸出為高電平，或門之后接了一個與門。與門的另一端是最小關(guān)斷定時器的比較器輸出與PWMlatchQ相或后的信號，根據(jù)之前的分析，只有Coff電容充電階段，最小關(guān)斷定時器的比較器輸出與PWMlatchQ相或后的信號才為低電平，其他時刻均為高電平。所以，與門的輸出信號，在Coff電容充電結(jié)束以及過零比較器輸出拉高時，一定為高電平，從而置位ZCDlatchR端，順利地關(guān)閉下管的PWM信號。

　　圖44simplisDCAP仿真

　　在Simplis仿真方面，基本控制框圖類似，ZCD檢測基本和DCAP控制框圖保持一致，增加了PWM驅(qū)動死區(qū)時間。